原创 模拟电路设计注意的基本事项 （翻译过来的）

   以前看的一个文档，觉得还挺不错的，就翻译过来给大家看看。由于模拟IC的性能和layout有很大的关系，所以里面有很多准则都关于layout。

1. 晶体管的最小沟道长度应该是使用工艺最小特征尺寸的四到五倍。这样管子的沟道调制系数就比较小。

2. 目前的模拟电路设计仍然利用处于饱和区的管子，所以管子的Vgs至少要比Vth高30%。

3. 应该把大管子拆分成小尺寸的管子。

4. 在镜像电路中，两个镜像管子的W/L的比值应该小于或者等于5，以保证版图中合适的实现匹配。否则会引起系统的失配和误差。

5.在版图设计中，所有的晶体管必须布局为同一个方向，以确保所有的晶体管都处于相同的环境。

6. 一般使用M1,M3,M5等做水平布线，M2,M4,M6等做垂直布线。

7. 当负载都电流流过时，不要用Ploy（多晶硅）做连线。而只是电压节点的连接时，可以用poly.

8. 电源和地线用最高层的金属，因为一般来说，最顶层的金属都比较厚，电阻小。

9. 电阻的宽度应该是最小尺寸的三至四倍。

10. 金属电路密度的经验值是 0.8mA/um， 但是在设计中要留出有余量。