asus119_412419641
文章：49 阅读：183810 评论：38 赞：1512
好友 私信 个人主页

原创 CPU频率与功耗的关系浅析

2011-5-15 15:58 7595 25 26 分类: MCU/ 嵌入式
工程师专属征文！分享知识经验，就能拿奖励～
PARTNER CONTENT
换一换> 更多>

文章评论（1条评论）

登录后参与讨论

用户388570 2012-10-3 20:06

有点像PWM波，频率越大，意味着波形越紧凑，功率面积也就越大
回复
相关推荐阅读
asus119_412419641 2013-07-17 23:41
Allegro使用小结
1、解决Allegro在大鼠标模式下的拖影问题（尤其在Win7系统下） 大鼠标去掉拖影的设置方法：在env文件里面一句set infinite_cursor_bug_nt 注意：在pcbe...
asus119_412419641 2013-07-15 23:37
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制，格雷码电路防止被综合电路优化掉。 a）自行设计的格雷码FIFO（一般用于连续数据流跨时钟域）用Synplify综合时，...
asus119_412419641 2013-07-15 22:03
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制，格雷码电路防止被综合电路优化掉。 a）自行设计的格雷码FIFO（一般用于连续数据流跨时钟域）用Synplify综合时，...
asus119_412419641 2013-07-15 21:58
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制，格雷码电路防止被综合电路优化掉。 a）自行设计的格雷码FIFO（一般用于连续数据流跨时钟域）用Synplify综合时，...
asus119_412419641 2013-06-30 23:28
Cadence Allegro导网表的错误问题解决
  在Allegro导入网表的时候，有时候会出现这样一个错误问题，如下:   ------ Oversights/Warnings/Errors ------   #1   E...
asus119_412419641 2013-04-24 17:22
[博客大赛]关于OrCAD Capture CIS导网表出现问题的解决方法
在Capture CIS中完成原理图编辑修改后，导出网表时，出现了以下错误：   #192 ERROR(ORCAP-36004): Conflicting values of part n...
asus119_412419641
文章：49 阅读：183810 评论：38 赞：1512
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
1
25
关闭 站长推荐上一条 /6 下一条
  • 帖子
  • 博文