原创 CPU频率与功耗的关系浅析

2011-5-15 15:58 6876 8 9 分类: MCU/ 嵌入式

前段时间,在网上看到一个面试题,感觉有些意思,也挺能考察一个人的专业基础知识。
题目是:“CPU为什么频率越高,发热越大,请从电路分析角度解释”。
下面就以个人观点来解释一下,欢迎大家批评指正。
可以从两方面来解释:


1、电容充放电
对于MOS管,存在栅极与衬底间电容Cgb(即数据手册中的输入电容Ci)、漏极与衬底间电容Cdb、栅极与漏极间电容Cgd以及导通电阻等,使MOS管在导通与截止两种状态之间转换时,不可避免地受到电容充放电过程的影响。CPU频率越高,导通与截止的切换频率也越高,使得电容充放电的频率随之加大,那么这个过程就导致了整体的功耗加大,即发热量增加了。
2、输出特性与传输特性
以数字电路的基本单元电路--CMOS反相器为例,


1cf52ff3-cd52-4d80-9dfa-6f673d9782f0.jpg


根据传输特性曲线和CMOS管的两种极限情况分析可知,不论输出为高电平或低电平,总有一只MOS管工作在截止区,因此,流过两管的电流接近零,功耗也很小几乎为零。但是,在导通与截止切换的过程中,有两管均工作在饱和区的情况(即两管均导通的过渡区域),此时,Vi=VDD/2,电流Id达到最大值,那么就会产生较大的功耗。虽然这个过程是瞬间的,但是当CPU的频率加大时,这个过程的占空比就会增大,从而也会造成发热量的增加。


不到之处欢迎大家批评指正。

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户388570 2012-10-3 20:06

有点像PWM波,频率越大,意味着波形越紧凑,功率面积也就越大
相关推荐阅读
asus119_412419641 2013-07-17 23:41
Allegro使用小结
1、解决Allegro在大鼠标模式下的拖影问题(尤其在Win7系统下) 大鼠标去掉拖影的设置方法:在env文件里面一句set infinite_cursor_bug_nt 注意:在pcbe...
asus119_412419641 2013-07-15 23:37
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 22:03
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 21:58
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-06-30 23:28
Cadence Allegro导网表的错误问题解决
  在Allegro导入网表的时候,有时候会出现这样一个错误问题,如下:   ------ Oversights/Warnings/Errors ------   #1   E...
asus119_412419641 2013-04-24 17:22
[博客大赛]关于OrCAD Capture CIS导网表出现问题的解决方法
在Capture CIS中完成原理图编辑修改后,导出网表时,出现了以下错误:   #192 ERROR(ORCAP-36004): Conflicting values of part n...
EE直播间
更多
我要评论
1
8
关闭 站长推荐上一条 /3 下一条