终于把电子表基本做成功了，24小时计时显示、闹钟设定、蜂鸣、关闭等功能在一片240上都实现了 ，不过功能上还有一点缺憾，现在闹钟在响铃时一旦被按下，还需按下启动闹钟组合键才能在第二天继续响铃，我想想能不能完善一下。不过现在已经占用了238个LE，几乎用完了240全部资源。
具体设计思路和中间走过的弯路的总结等有空整理下发上来吧，状态机优化后资源占用量是个核心突破，前些日子都快绝望了，觉得一片240资源不够
相关推荐阅读
-
用户1501504 2010-08-17 23:49
- 点点点
- shi一样的进度，电子表自从实现计时功能就没再专心搞过，映射着shi一样的业余生活1） 某天突然发现我的QuartusII 7.0版无法生成sof文件， 在做电机码盘四倍频电路计数器时因为1270的C...
-
- FPGA学习札记2 -CPLD电子钟硬件和对Verilog的一些认识
- 最近工作非常忙，生活上又出了在我这个年纪早该已经淡定的变故，原本打算直接从SOPC开发板入手的，现在改为先做一块以CPLD为核心的数码电子钟，顺便熟悉verilog和QuartusII开发环境。这电子...
-
- FPGA学习札记-1-开始
- 手上有一块清华科教仪器厂型号为THCII-1的SOPC的CycloneII开发板，核心芯片是EP2C5T144C8，但除了这个板子和电源线、并口下载线别的任何资料都没有，我决定以这块板子开始我的FPG...
EE直播间
更多
-
是德科技新技术与方案测试研讨会-射频测试新品应用论坛 直播时间： 10月17日 13:30 -
是德科技新技术与方案测试研讨会-IC专场 直播时间： 10月17日 13:30
1
2
3
4
5
6
7
8
9
0
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论