原创 【转】ALLEGRO 约束规则设置步骤2

下面就是设置线的等长。这个需要我们到 Ecset 中设置。这些高速线一般都需要端接匹配（数据线由于是双向的，两端都有匹配电阻），所以你的整个 etch 被分成了好几个 net，这时候这些 net 的长度计算就比较麻烦。一种情况就是你设置 XNET,然后对 Xnet 计算长度，我认为这是最省事也是最好的一种办法，还有就是你不管什么 Xnet，分别将各段的长度加起来，算等长。
 
注：  这个时候有个很矛盾的事情，就是你的时钟线如果想定义为差分线来走，即让allegro 自己等间距的一次拉差分线，你就不能将之定义为 Xnet，我自己用的时候是这样的，我在将时钟线对应的 xnet 删除后，时钟线就可以成对的拉，而之前尽管设置好了差分属性，系统也是不认的。不知道大家有没有这个经验。
 
下面我就讲讲如何设置这些约束，并将这些约束加到对应的 xnet 上。
点击  或 setup》electrical constraint spreadsheet，弹出

 
点击 electrical constraint set》routing》total etch length，右边如上图所示出现 brd 名字，右键点击 brd名字，弹出如下右键菜单
  
如上图点击 create ECset，则弹出
  

输入 DDR_ADDR,  点击 ok，则 brd 名字前出现＋号，打开之，可以见到设置好的DDR_ADDR. 
 
现在针对 DDR_ADDR,就可以设定具体的参数了。比如，你可以将最小长度设定为1600mils，  最大长度设为 2500mils。
这个参数的取得其实取决于你的时钟走线拓扑，因为按照走线要求，数据线，地址线等等都是以时钟线为基准的，所以，你必须先把时钟线布好，至少以后不能做大的改动，除非你能保证时钟线走线长度不变。这里我们假设你的时钟线长为 1550mil＋10mils，则显然你的地址线不能短于 1560mils，我们取为 1600mils。
同时我们也可以得到数据线的走线范围为 1525＋25mils。
类似我们设置好时钟和数据线的约束。
  
至此，我们设置好了线长约束规则。下面的问题就是如何应用这些规则到 net 上去。
设定好了 Xnet 以后，我们就可以在约束管理器中给这些 Xnet 添加约束。
这时，打开 net》routing》total etch length，将右边brd 名前＋打开，下面则是所有的 net名，拖动鼠标选中需要设置约束的那组信号，点击右键，弹出邮件菜单，选中菜单中的ECset Reference ，见下图。
 
  弹出对话框

 
选中下拉列表中的 DDR_ADDR,则对刚才选中的哪些 xnet 添加上了 DDR_ADDR 约束。 
 
类似的可以添加 DDR_DATA,DDR_CLK约束。
 
设置 Xnet 主要就是给相关的电阻加上 model 就可以了。