原创 【转】ISE 详细步骤、作用及其理解2

8） Mapping the Design
[In-Depth Tutorial]P123
MAP 命令是将NGDBuild 命令所生成的ngd 文件，映射到具体的FPGA 器件里面去。MAP 将产生一个NCD 文件供PAR使用
 
然后看报告
 
 
可供选择调试：[In-Depth Tutorial]P126
->Using Timing Analysis to evaluate block delay after mapping
Because the design is not yet placed and routed, actual routing delay information is not available. The timing report describes the
logical block delays and estimated routing delays.
 

④ Post- Map Simulation
 
注意这里还要加SDF 文件（菜单Simulate->Start Simulation 后有一TAB:SDF，可以添加SDF 文件），但有问题“failed to open SDF file”netgen/map/cpu_map.sdf” in read mode”。
原因：在ise 中process 中点开Implement Design 左边的加号,再点开MAP,右击Generate post-MAP Simulation Model, 打开Simulation Model Properties 中 Include $sdf_annotate Function In Verilog File 项选,选中的话会在生成的post-map Simulation Model(.v 文件)中wire 定义完后加入initial $sdf_annotate(“netgen/par/traffic_light_timesim.sdf”);一句话;在这也就是说,在modelsim 仿真时新建的工程下必须有netgen/par 目录,并且traffic_light_timesim.sdf 也必须在这个目录里,而且sdf 文件名是不能变的.
解决方法：
想法1： 把Simulation Model Properties 中 Include $sdf_annotate Function In Verilog File 项取消，然后用手动添加SDF文件（菜单Simulate->Start Simulation 后有一TAB:SDF，可以添加SDF 文件），结果发现不行
想法2 ： 保留Include $sdf_annotate Function In Verilog File 项， 然后打开cpu_map.v 文件， 找到“ initial $sdf_annotate(“netgen/map/cpu_map.sdf”)”改成initial $sdf_annotate(“cpu_map.sdf”)，把SDF 文件copy 到仿真文件夹。（这里不再需要手动添加sdf 文件了）。可行。

9） Placing and Routing the Design
[In-Depth Tutorial]P127
启动后可看报告
 
可供选择调试：
->Using FPGA Editor to Verify the Place and Route[In-Depth Tutorial]P129
 
-> Evaluating Post-Layout Timing 考虑了走线延迟后的仿真[In-Depth Tutorial]P131
 
（我自己生成的）

⑤Post- Place&Route Simulation
 
与Post-Map 的仿真情况类似
参考：[In-Depth Tutorial] Chapter 6 P139

10） Programming

补充：
各仿真步骤的区别和联系
以夏宇闻第17 章的RISC_CPU 为例
（1）比较Behavorial 仿真和综合后仿真
Behavorial 仿真
需要文件：除了用于仿真的cputop.v, ram.v, rom.v 的文件外，还要cpu.v 及描述其子模块的各verilog 文件，包括alu.v,addr.v, register.v 等，在这里不需要任何库文件（UNISIM, XilinxCoreLib）(但若原文件中有实例化文件则需要), 仿真时只需要仿真 work 库中的cputop 模块

综合后仿真
需要文件：除了用于仿真的cputop.v, ram.v, rom.v 的文件外，只需要cpu_synthesis.v 文件，不再需要描述下级模块的alu.v,addr.v, register.v 等，但这里需要库文件UNISIM，仿真时需要同时仿真 work 库中的cputop 和glbl 模块

（2）比较post-synthesis 仿真和post-translate 后仿真
所需要的库文件不同

（3）比较post-translate 仿真和post-map 后仿真
Post-map 仿真还需要添加SDF 延时文件