原创 DDS中低通滤波器的设计（1）

　　直接数字式频率综合器DDS（Direct Digital Synthesizer），实际上是一种分频器：通过编程频率控制字来分频系统时钟（SYSTEM CLOCK）以产生所需要的频率。DDS有两个突出的特点，一方面，DDS工作在数字域，一旦更新频率控制字，输出的频率就相应改变，其跳频速率高；另一方面，由于频率控制字的宽度宽（48bit或者更高），频率分辨率高。

　　DDS工作原理

　　下图是DDS的内部结构图，它主要分成3部分：相位累加器，相位幅度转换，数模转换器（DAC）。

DDS的结构

　　DDS的输出频率

　　其中fc为DDS的输入时钟频率；

　　M为频率控制字的值；

　　N为相位累加器的位数。

　　DDS的频率分辨率

　　DDS的频率分辨率为

　　DDS的最高输出频率

　　DDS遵循奈奎斯特(Nyquist)取样定律:即最高的输出频率是时钟频率的一半,即fo = fC/2。实际中DDS的最高输出频率由允许输出的杂散水平决定,一般取值为fo ≤40% fC。

　　DDS输出杂散分布

　　我们已经知道DDS是一个分频器，在提供一个系统主频的情况下，能够输出低于系统主频，分辨率为2^N的正弦波。即，每一个主频周期，DAC都会输出一个点，而2^N / M个点形成输出频率的一个周期。这就相当于以系统时钟的频率对输出时钟进行采样，根据奈奎斯特定律，这就是为什么输出频率要低于系统时钟40%的原因。 下图为DDS在300M主频，输出80M频率时的频谱。

点击看原图

300M主频, 80M输出 DDS频谱

　　上图是理想情况下的DDS输出频谱，实际的DDS的输出还会有更多杂散，在下图可以看到，实际的频谱会有各种各样的杂散，我们随后会分析杂散的来源。

点击看原图

4Bit和8Bit DAC输出频率杂散

　　为了得到所需要频段内的信号，需要在DDS输出端加一滤波器来实现，而低通滤波器能较好的滤除杂波，平滑信号，所以低通滤波器的设计就尤为重要，滤波特性的优劣对输出信号的性能起重要的影响。