<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

硬件描述语言HDL（Hardware Describe Language）

HDL概述

 随着EDA技术的发展，使用硬件语言设计CPLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog HDL。 VHDL发展的较早，语法严格，而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。

选择VHDL还是Verilog HDL？

这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。二者的对比就像C语言和汇编对比。VHDL的语法描述更规范，高级语言特性较多，适合于大型硬件逻辑设计；Verilog则更接近硬件，语法更灵活，适合于激励、仿真、硬件建模。目前，在美国，高层次数字系统设计领域中，应用Verilog和VHDL的比率是4：1，日本和台湾和美国差不多，而欧洲VHDL发展的比较好，在中国很多集成电路设计公司都采用Verilog，但VHDL也有一定的市场。当然，如果您是集成电路（ASIC）设计人员，则必须首先掌握Verilog，因为在IC设计领域，90％以上的公司都是采用Verilog进行IC设计。对于PLD/FPGA设计者而言，两种语言可以自由选择。