原创 比较运算符

2010-3-23 12:27 2051 6 6 分类: FPGA/CPLD

      用比较运算符时,当比较的数存在负数(即有符号数时),要把比较的变量变成有符号数。


module cmp(a,clk,count);


input clk;


input signed[2:0]a;


output [4:0]count;


reg [4:0]count;


always@(posedge clk)


   begin


      if (a>1)


        begin


          count <= count + 1;


        end


      else if (a<-1)


        begin


          count <= count - 1;


        end


      else


        begin


          count <= count;


        end


   end



endmodule


      上例中的a,必须为有符号数。这样比较才会正确。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
6
关闭 站长推荐上一条 /3 下一条