原创 ST-link2 调试

4
调试管理
4.1
简介
主机/目标接口是用于将主机连接到目标板。这个接口由三个部分组成：一个硬件调试工具，一个JTAG或SWD连接器和一根连接主机和调试工具的连线。
图12显示了主机和评估板(STM3210B-EVAL板或STM3210E-EVAL板)的连接
图12
主机与板的连接

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /> <?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />
4.2
SWJ调试端口(serial wire和JTAG)
STM32F10xxx内核集成了串行线/JTAG调试接口(SWJ – DP)。这是标准的ARM? CoreSight调试接口，包括JTAG – DP接口(5引脚)和SW – DP接口(2引脚)。
●
JTAG调试接口(JTAG – DP)为AHP – AP模块提供5针标准JTAG接口。
●
串行线调试接口(SW – DP)为AHP – AP模块提供2针(时钟+数据)接口。
在SWJ – DP接口中，SW – DP的2个引脚与JTAG 接口的5个引脚中的一些是复用的。
4.3
引脚分布和调试端口脚
STM32F10xxx 微控制器的不同封装有不同的引脚数目。因此，某些与引脚相关的功能可能随封装而不同。
4.3.1
SWJ调试端口引脚
作为通用I/O口的复用功能，STM32F10xxx的5个管脚可用作SWJ-DP接口引脚。如表2所示，这些引脚在所有的封装里都存在。
表

4.3.2
灵活的SWJ-DP引脚分配
复位(SYSRESETn或PORESETn)后，属于SWJ – DP的5个引脚都被初始化为可被调试器使用的专用引脚(注意，跟踪输出脚并没有被初始化，除非调试器对其进行了定义)。

然而，STM32F10xxx 微控制器可通过一个寄存器来禁止SWJ – DP接口的部分或所有引脚的功能，这样就能释放这些专用引脚用于普通I/O。这个寄存器被映射到和Cortex?–M3系统总线相连接的APB桥上。这个寄存器由用户进行设置而不是由调试器完成。

4.3.3
JTAG引脚的内部上拉和下拉电阻
由于JTAG的输入引脚直接连接到内部触发器来控制调试模式功能，所以JTAG的输入引脚一定不能是悬空。必须特别注意SWCLK/TCK引脚，因为它们直接连接到一些触发器的时钟端。
为了避免出现任何不受控制的I/O电平，STM32F10xxx在JTAG输入引脚内部嵌入了上拉和下拉电阻：
●
JNTRST：内部上拉
●
JTDI：内部上拉
●
JTMS/SWDIO：内部上拉
●
TCK/SWCLK：内部下拉
一旦JTAG的I/O被用户代码释放，GPIO控制器就再次取得了控制权。复位时这些I/O口的状态被设置到相应的状态：
●
JNTRST：带上拉的输入
●
JTDI：带上拉的输入
●
JTMS/SWDIO：带上拉的输入
●
JTCK/SWCLK：带下拉的输入
●
JTDO：浮空输入
软件可以把这些I/O引脚用作普通的I/O。
注意： JTAG的IEEE标准推荐对TDI，TMS和nTRST上拉，但是对TCK没有特别建议。然而，在STM32F10xxx中JTCK引脚有下拉电阻。
有了嵌入的上拉和下拉电阻，就不需要加外部电阻了

4.3.4
与标准JTAG连接器相连的SWJ调试端口
图13显示了STM32F10xxx和一个标准JTAG连接器的连接。

转自：http://hi.baidu.com/282280072/blog/item/d7c14000fa4b1fdd267fb5cf.html，图片附件中有