原创 FPGA的sopc系统中DMA的3种传输方式小结

  大家都知道DMA有三种传输方式：存储器到存储器、硬件（固定地址）到存储器、存储器到硬件（固定地址）。这里罗森就将自己做的实验详细介绍给大家，与大家一起分享！如有不足的地方，欢迎拍砖。

  准备：由于要尝试硬件与存储器之间的传输，我这里使用的硬件（固定地址设备）是232串口，所以需要开发板上具备rs232接口（从fpga管脚出来，添加一个232电平转换芯片和一个232接插件），开发电脑也要有232串口。这样才方便调试。当然要有足够的程序存储空间能够运行程序。我采用的是一块sram。

  首先，需要建立一个sopc系统

  其中dma模块、uart模块、jtag_uart都是默认设置，有时添加设置（如dma的突发传输）可能实验就会出现异常。mem_0、mem_1 都是onchip_memery,设置为8位1024字节，也可以使用其他存储器sdram等直接在程序中声明一个buf然后分配好位置，sram是一个添加的存储器接口模块，这个用于运行程序，大家也可以使用自己板上其他的存储器如sdram、flash等。led_pio可以不用考虑，这篇博文中不会用到。

  下面再看看nios II软件程序的编写，详细代码见文章末，这里先做一个说明

（1）存储器到存储器

  直接将mem to uart那一块注释掉，将前面的mem to mem部分去块注释就可以了，也可以再将IOWR_ALTERA_AVALON_UART_CONTROL(UART_232_BASE,0x0);  这句注释掉，不注释也没影响。这里用dma将mem_0中的数据传输到mem_1中，通过观察dma工作前mem_1中的数据和工作后mem_1中的数据就可看出实验的结果。试验中使用了dma_tx_done标志，以便检查中断是否成功，因为有时数据传输正确了，中断上可能还有问题，而实际中高效率往往需要中断。

（2）存储器到uart 232

同样的将将uart to mem 和mem to mem注释掉，再将mem to uart去快注释，末尾的printf("Transfer success\n");后面的for循环语句也可以注释掉，不注释也没影响。这里将mem_0中的数据发送到串口，在电脑上通过串口调试器观察接收到的数据。有的调试器可能有字符显示模式和16进制模式，注意发送的数据和字符的对应关系，注意设置模式和波特率等。串口调试器上观察到以前写入mem_0中的数据，以及在nios调试软件中打印出Transfer success即可。nios调试软件中stdin、stdout都设置的是jtag_uart。

（3）uart 232 到存储器

  同样的将mem to uart和mem to mem注释掉，再将uart to mem 去块注释。这里dma从uart 232接收数据并保存到mem_1中。在电脑上通过串口调试器发送数据到串口，当发送的数据达到程序中设定的长度后，会打印Transfer success，并打印出mem_1中接收到数据，通过与初始化的数据比较即可看出结果，这里nios调试软件中stdin设置为uart_232 ，stdout设置为jtag_uart,也可设置为uart_232。

注意事项：

  注意一、IOWR_ALTERA_AVALON_UART_CONTROL(UART_232_BASE,0x0);  //close uart irq这一句在mem to mem和mem to uart是可以不用，这是用于清除uart接收中断的，在uart to mem中需要用到，要不然不能顺利调用中断程序，当然如果采用的是一个dma接收，一个dma发送，不使用中断模式，就不会遇到这样的问题，很多dma uart的接收程序没通过的就是没做这一步处理。

  注意二、if((ret=alt_dma_txchan_ioctl(txchan,ALT_DMA_TX_ONLY_ON,UART_232_BASE+2))>=0)
这句中UART_232_BASE+2容易被设置错，当做存储器到uart的时候，使用alt_dma_txchan_ioctl设置发送地址时要设置为UART_232_BASE+2，因为寄存器为16位，不是UART_232_BASE或者UART_232_BASE+4或者IOADDR_ALTERA_AVALON_UART_TXDATA(UART_232_BASE)。

  注意三、dma中断程序中最好添加 IOWR_ALTERA_AVALON_DMA_STATUS(DMA_0_BASE, 0x0);语句，这是用于清除中断标志的，避免反复中断。因为寄存器中的done位不能自动清零，需要写0到status寄存器才能清零。

#include <stdio.h>
#include <stdlib.h>
#include "sys/alt_dma.h"
#include "altera_avalon_dma_regs.h"
#include "altera_avalon_uart_regs.h"
#include "sys/alt_irq.h"
#include "system.h"
#include <sys/alt_cache.h>

volatile int dma_tx_done=0;
#define DMA_LEN 0x10
#define ISTART 0x30

void dma_done(void* handle,void* dma)
{
 IOWR_ALTERA_AVALON_DMA_STATUS(DMA_0_BASE, 0x0);
 dma_tx_done=1;
}

int main()
{
 alt_dma_txchan txchan;
 alt_dma_rxchan rxchan;
 int i;
 int rc,ret;

 for(i=ISTART;i<ISTART+DMA_LEN;i=i+1)
 {
  IOWR_8DIRECT(MEM_0_BASE,i-ISTART,i);
 }
 for(i=ISTART;i<ISTART+DMA_LEN;i=i+1)
 {
  printf("mem0[%4x] is %4x\n",i-ISTART,IORD_8DIRECT(MEM_0_BASE,i-ISTART));
 }

 for(i=0;i<DMA_LEN;i=i+1)
 {
  IOWR_8DIRECT(MEM_1_BASE,i,0x0);
 }
 for(i=0;i<DMA_LEN;i=i+1)
 {
  printf("mem1[%4x] is %4x\n",i,IORD_8DIRECT(MEM_1_BASE,i));
 }

 IOWR_ALTERA_AVALON_UART_CONTROL(UART_232_BASE,0x0);  //close uart irq

/*
  //mem to mem
 if ((txchan=alt_dma_txchan_open(DMA_0_NAME))!=NULL)
 {
  if((ret=alt_dma_txchan_ioctl(txchan,ALT_DMA_SET_MODE_8,NULL))>=0)
  {
   if((ret=alt_dma_txchan_send(txchan,MEM_0_BASE,DMA_LEN,NULL,NULL))<0)
   {
    printf("Fail to send,error %d\n",ret);
   }
  }
  else
  {
   printf("Fail to send,error %d\n",ret);
  }
 }
 else
 {
  printf("Fail to open DMA txchan\n");
 }

 if((rxchan=alt_dma_rxchan_open(DMA_0_NAME))!=NULL)
 {
  if((ret=alt_dma_rxchan_prepare(rxchan,MEM_1_BASE,DMA_LEN,dma_done,NULL))<0)
  {
   printf("Fail to  receive ,error %d\n",ret);
  }
 }
 else
 {
  printf("Fail to open dma rxchan\n");
 }
*/

 //mem to uart
 if((txchan=alt_dma_txchan_open(DMA_0_NAME))!=NULL)
 {
  if((ret=alt_dma_txchan_ioctl(txchan,ALT_DMA_SET_MODE_8,NULL))>=0)
  {
   if((ret=alt_dma_txchan_ioctl(txchan,ALT_DMA_TX_ONLY_ON,UART_232_BASE+2))>=0)
   {
    if((ret=alt_dma_txchan_send(txchan,MEM_0_BASE,DMA_LEN,dma_done,NULL))<0)
    {
     printf("Fail to send,error %d\n",ret);
    }
   }
   else
   {
    printf("Fail to set tx only,error %d\n",ret);
   }
  }
  else
  {
   printf("Fail to set TX MODE 8 ,error %d\n",ret);
  }
 }
 else
 {
  printf("Fail to open DMA txchan\n");
 }

/*
    //uart to mem
 if((rxchan=alt_dma_rxchan_open(DMA_0_NAME))!=NULL)
 {
  if((ret=alt_dma_rxchan_ioctl(rxchan,ALT_DMA_SET_MODE_8,NULL))>=0)
  {
   if((ret=alt_dma_rxchan_ioctl(rxchan,ALT_DMA_RX_ONLY_ON,UART_232_BASE))>=0)
   {
    if((ret=alt_dma_rxchan_prepare(rxchan,MEM_1_BASE,DMA_LEN,dma_done,NULL))<0)
    {
     printf("Fail to  receive ,error %d\n",ret);
    }
   }
   else
   {
    printf("Fail to set rx only,error %d\n",ret);
   }
  }
  else
  {
   printf("Fail to set mod 8,error %d\n",ret);
  }
 }
 else
 {
  printf("Fail to open dma rxchan\n");
 }
*/

 while(!dma_tx_done);
 printf("Transfer success\n");
 for(i=0;i<DMA_LEN;i=i+1)
 {
  ret=IORD_8DIRECT(MEM_1_BASE,i);
  printf("mem1[%4x] is %4x\n",i,ret);
 }
 while(1);
 return 0;
}