 

用户1587532

文章：76 阅读：226145 评论：283 赞：1147

 好友  私信个人主页

文章 76
原创 0
阅读 226145
评论 283
赞 1147

原创四通道波形动态演示效果

 2011-12-29 09:39  2276 20 23 分类: 消费电子

">http://

http://v.youku.com/v_show/id_XMzM3MDY2NjYw.html

这效果，Cortex-M3可以吗？

动态波形

写原创有奖励！2025面包板原创奖励正在进行中

上一篇：高速绘图显示，还是FPGA给力
下一篇：被忽略的硬件常识

PARTNER CONTENT

换一换> 更多>

文章评论（3条评论）

登录后参与讨论

用户1682149 2014-3-11 16:53

都是精品吧，希望多多分享，辛苦了

kent_rao_738407428 2014-3-11 10:06

实在不好意思。实际上手头还有很多的内容，只是没有足够的时间去整理

用户1610239 2014-3-10 16:10

好久没见老赤脚医生的新文章了。期待已久。感谢分享

用户1587532 2012-1-4 17:57

送数据的是MCU，所以....，而且不流畅是因为我们旁边一直在点击按钮加速减速

用户1482414 2011-12-31 13:14

感觉4通道叠加时不太流畅

peng36933_557691152 2011-12-30 20:13

这示波器很强大啊！

查看更多评论

相关推荐阅读

用户1587532 2012-12-04 14:56: 被忽略的硬件常识; 在特权同学的《都是IO弱上拉惹的祸》一文中，提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看，就表现在上电初期IO脚会有一个短暂（当时是持...

用户1587532 2012-12-04 14:56: 都是IO弱上拉惹的祸; 开发的一款液晶驱动器，接收MCU过来的指令和数据进行图像显示。使用了一片可编程（带使能和PWM调节控制）的背光芯片。在CPLD设计中，上电复位状态将背光使能拉低（关闭），直到MC...

用户1587532 2011-12-21 12:54: 高速绘图显示，还是FPGA给力; 示波器的效果，曾经以为难于上青天，殊不知咱用FPGA一样能够轻松效仿。目前只是单通道的显示效果，随后送上4通道独立或叠加的波形效果。感兴趣的朋友不妨去看看他的详细参数：...

用户1587532 2011-10-12 10:23: Keil存储空间自定义分配; Keil存储空间自定义分配看来Capital-Micro的软件支持包做得还不够到位啊，在51编程环境KeilC中使用Astro II器件光有个Capital Micro D...

用户1587532 2011-09-22 16:38: 源同步信号跨时钟域采集的两种方法; 源同步信号跨时钟域采集的两种方法对于数据采集接收的一方而言，所谓源同步信号，即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中，常常需要产生一些源同步接口信...

我要评论

 3

关闭站长推荐

上一条

/1

下一条