原创 【转】电地完整性、信号完整性分析导论3

14.4. 设计中的SI问题
14.4.1. 上升时间与SI之关系
    不久前晶体管典型的上升时间还在纳秒级范围。今天，随着芯片制造工艺的显著改进，硅片尺寸显著减小，晶体管沟道长度大大减小，已经进入亚微米。这种趋势导致了今天逻辑电路工作在更高的速度。他们的上升和下降时间已经降到了百皮秒级别。随着我们进入深亚微米时代，如果开关速度比现在更快也没什么好惊讶。由于许多SI问题直接和dV/dt以及 dI/dt相关，快速的上升时间显然会恶化一些噪声现象，如振铃，串扰和电源/地开关噪声。具有更快时钟频率系统通常具有较短的上升时间，使得他们面临更多的SI挑战。但是即使是工作在20M时钟频率的产品，当使用了快速上升时间的逻辑产品，仍然可能会碰到一些200M系统具有的SI问题。

14.4.2. 传输线效应、反射及串扰
    在芯片封装或者印制电路板中，导线和其参考平面形成传输线（图14－8a）；当导线处于两个金属平面之间就形成带状线（图14－8b）。一对均匀间距的平行导线，如管脚和电缆或者插座，都是传输线（图14－8c）。一对金属平面和一个正交的过孔形成了另外一种类型的传输线（图14－8d）。
 
图14－8 封装和印制电路板中存在的几种常用的传输线
    图14－8中的这些传输线的作用是从把信号从点A传递到点B。所有的传输线都有一些基本的参数如单位长度电阻R，电感L，电导G和电容C，单位长度时延和特性阻抗。对于简单传输线结构如平行板可以通过分析获得，对于其它结构类型的传输线，我们通常采用2D静态电磁场解析核（或者一些经验公式）来得到这些参数。
    在SI分析中，由于许多互连的电气模型可以被当作传输线，所以理解传输线理论的基本概念并了解高速设计中常用的传输线效应就显得十分重要了。
    反射是一个传输线效应。在高速系统中，反射噪声增加时延，引起过冲，下冲和振铃。产生反射噪声的根本原因是信号传输路径上存在的阻抗不连续性。当一个信号换层导致了阻抗不连续（制造工艺变化或设计考虑等），在不连续的边界点上就会产生发生反射。当导线越过有孔平面，跨越缝隙，出现分支（stub）或靠近相邻导线，此时产生了阻抗不连续，可以观察到反射。如果负载和传输线的特性阻抗不匹配，同样也会发生反射。为了最小化这种反射，常用可行的方法包括阻抗控制（通过线的几何和介质常数），消除分支，选择适当的端接方案（串行，并行，RC，戴维宁等），并且尽量使用一个实心金属平面来做为回流的参考平面。
    串扰，由并行传输线之间的电磁耦合引起，同样也是一个很值得研究的主题。他在相邻静态线上引起干扰，有可能导致逻辑开关的错误。如果多根线同时开关，串扰也可能冲击主动线的时序。取决于每一根线上的开关方向（偶模开关，也就是说，所有走线上的信号同时从低到高，或者从高到低，通常这种情况产生最大的时延），引入的附加延迟可能显著的增加/减少采样有效时间。串扰的大小和信号的上升时间，线间距，以及并行长度等因素有关。为了控制串扰，我们可以增加走线间距，对信号线包地，尽量减少并行长度，让导线尽量靠近参考平面。除了线间地串扰，过孔耦合有时候也很重要[4]。

14.4.3. 电地噪声
    电源/地噪声在今天的高速设计中通常占据30％以上的噪声预算。由于电源/地分布系统的复杂性使得其成为了SI分析中一种最难建模的EM效应。
    在芯片封装和印制电路板中，电源/地平面和过孔形成了电源分布系统。大量器件（core-logic, off-chip drivers)同时开关所需要的瞬时电流会引起电源和地平面上的电压波动，我们称之为SSN，或者Delta-I噪声或者电源/地弹。由于电源/地系统提供的非理想回流路径，SSN将减慢信号传输速度。耦合到其它静态信号网络上将引起逻辑错误或者打乱锁存的数据。也可能引起数模混和电路的共模噪声。并且会增加辐射谐振点上的。在今天这种日益增长的IC转换速度和IO数量，采用新技术的封装可以达到200ps的转换时间，吸取多达20A的电流。SSN随着这种趋势的发展显著的增加。同时，随着封装设计工程师尝试采用降低工作电压来解决散热问题，SSN更容易影响器件性能的可靠性。为了应对这种挑战，封装结构中的电源/地平面的电气属性就需要精确的建模了。
    和前面SI分析概念部分讨论的，电源/地平面是分布电路。电源/地平面之间的SSN的物理行为本质上说是一种EM现象。为了精确仿真SSN，波传输，发射，边缘辐射，过孔耦合，和封装谐振都需要精确的考虑。在许多文章中，等效电感用来建模电源/地平面的电气属性[6][7]。等效电感模型(图14-9a)，仅仅在有限的低频段是有效的，并没有考虑结构内部波传输情况和结构本身的谐振，根本不适合来精确建模高速封装结构。导线天线模型(图14-9b)，用MOM法来计算导线上的电流，是另外一种精确建模电源/地的方法[8]。这种方法可以考虑波传输和过孔干扰，但是对于复杂结构的时域仿真它要求非常长的计算时间。流行的2D电容/电感网格模型曾被许多公司用在电路仿真器中来建模电源和/地平面（图14-9c）。采用这种方法，导体平面被分为许多的小单元，每一个元素通过单位电容和电感来建模。最大的好处是它的瞬时SPICE类电路仿真，但是它同样需要非常长的计算时间和很大的存储空间。
 
图14-9a 等效电感模型
 
图14-9b 导线天线模型
 
图14-9c 电感/电容网格模型
    对于高精度的建模，理论上说，全波电磁场仿真核如3维的FDTD法或者FEM法，总是可行的。但是3维电磁场解析核需要巨大的计算机资源（漫长的计算时间和巨大的计算内存）所以它们对于实际的设计和分析并不可行。
    总之，对于多层电源/地建模和SSN仿真的传统技术可以被描述为3步骤：

1.  使用基于FEM，MOM或者PEEK等方法的EM场分析工具提取电源/地的分布系统的参数（等效电路模型）。
2.  把驱动/接收（晶体管或者行为模型），信号线（传输线模型）和提取得到的电源/地模型组合成SPICE电路网络。
3.  运行SPICE电路仿真器进行SSN分析。

这种方法的缺点：

1.  对于实际的电源/地平面结构的提取时间过长。
2.  对于具有上千个过孔的电源/地的多层电源/地结构要想建立准确的EM模型，必须包含巨大的等效电路网络
3.  如果忽略一些电磁场效应，会使得导致电源/地等效电路模型过份简单
4.  被提取的模型通常是频率相关的而且带宽有限
5.  当物理布局布线发生变化时候，需要再次提取模型
6.  由于在提取电源/地分布系统模型的时候并没有考虑信号分布系统，所以提取的模型并没有考虑电源系统和信号系统之间的干扰。

    为了实现快速而精确的电源/地噪声仿真,必须采用特殊目的的电磁场解析核和混合仿真方法。一种更好的方法[9][10]，结合了场仿真核和电路仿真核，在单一计算状态下实现了同时仿真，获得很高的仿真效率。这种方法不用提取电源和地系统的等效电路模型。直接通过解Maxwell方程来分析多层结构中的场问题，同时，找出电路仿真方案。这种方法的连接机理如图14-7所述。
 
图14-10 使用场解析核和电路解析核进行电源/地噪声分析
    去耦策略是电源/地模型和SSN仿真的另一个重要方面，因为我们进行SI分析的最终目的是要利用更好的堆栈结构来抑制电源/地噪声，优化去耦电容放置，选择适当的去耦电容值。许多相关论文对此有很详细的讨论[11][12]。