原创 Quartus中仿真时出现no simulation input file assignment s

2010-4-11 20:00 6161 5 8 分类: FPGA/CPLD

        no simulation input file assignment specify


        翻译成中文就是仿真文件没有被指定,要仿真的话先要建一个仿真文件:
file -> new -> 选择Other file选项卡 -> Vector Waveform File
然后把输入输出端口加进去,再设置输入的信号,保存,就可以仿真了。


       如果你之前已经建立过了,就打开assignments->settings->simulator settings


       看里面的有个文本框 simulation input 里面是否为空,为空的话就要找到你所建立的Vector Waveform File 文件,是以*.VMF结尾的,如果没找到,你又以为你建立了Vector Waveform File ,很可能粗心的你还没保存Vector Waveform File ,保存了才会在project里面找到。


       找到之后进行仿真,如果是functional simulation,要做processing>generate functional simulation netlist..不然会出现


Error: Run Generate Functional Simulation Netlist (quartus_map bmg_control --generate_functional_sim_netlist) to generate functional simulation netlist for top level entity bmg_control before running the Simulator (quartus_sim)之类的错误。最后在进行仿真,就可以看到波形图了。


现在的很多书都不提这个,可悲现在的文化产物真是水啊。

PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户377235 2014-5-22 11:05

这个对我灰常有用大兄弟 非常感谢你 谢谢啊 希望能加你哥联系方式交流一下

用户377235 2013-11-4 00:27

good!

用户377235 2012-4-23 22:52

谢谢 受教!
相关推荐阅读
用户1591911 2010-10-13 15:57
实验:PIO外部中断
1.      实验目的熟悉NiosII PIO设备的访问方法。学习边沿触发中断。2.      实验设备硬件:PC机,EP1C3或EP1C12核心板,MyEpx3实验版。软件:Quartus II ...
用户1591911 2010-10-13 13:53
[转载].DMA无处不在.[Memory]
转特权(吴厚航)哥的博文。http://blog.ednchina.com/ilove314/1790879/message.aspx 在一次闲聊中,一位朋友就问其中几位物流专业的同学“你们是什么专业...
用户1591911 2010-04-13 18:45
verilog HDL中wire和reg的区别
wire表示直通,即输入有变化,输出马上无条件地反映(如与、非门的简单连接)。reg表示一定要有触发,输出才会反映输入的状态。reg相当于存储单元,wire相当于物理连线。reg表示一定要有触发,没有...
用户1591911 2010-04-12 16:48
保护 FPGA 设计不受常见的入侵威胁
       2009年,全球由于盗版带来的损失大约为1.5万亿美元。盗版影响了所有商业市场,从Gucci手包到计算机芯片,直至专用算法等。全球供应链越来越复杂,对企业知识产权 (IP) 的剽窃也日益...
用户1591911 2010-01-05 13:13
Multisim、protel和proteus的区别
     Multisim有超强板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。高版本可以进行单片机等MCU的仿真。Multisim有...
EE直播间
更多
我要评论
3
5
关闭 站长推荐上一条 /3 下一条