原创 您有无调整布局以使用超级结MOSFETs ？

基于最近的趋势，提高效率成为关键目标，为了获得更好的EMI而采用慢开关器件的权衡并不值得。超级结可在平面MOSFET难以胜任的应用中提高效率。与传统平面MOSFET技术相比，超级结MOSFET可显著降低导通电阻和寄生电容。 导通电阻的显著降低和寄生电容的降低虽然有助于提高效率，但也产生电压(dv/dt)和电流(di/dt)的快速开关转换，形成高频噪声和辐射EMI。

为驱动快速开关超级结MOSFET，必须了解封装和PCB布局寄生效应对开关性能的影响，以及为使用超级结所做的PCB布局调整。主要使用击穿电压为500-600V的超级结MOSFET。在这些电压额定值中，工业标准TO-220、TO-247、TO-3P和TO-263是应用最广泛的封装。封装对性能的影响有限，这是因为内部栅极和源极绑定线长度是固定的。只有引脚的长度可以改变，以减少封装的源极电感。如图1(a)所示，10 nH的典型引线电感看起来不大，但这些MOSFET的di/dt可轻松达到500 A / µs！ 假定di/dt为500A / µs，10nH引线电感上的电压为VIND = 5 V；而10nH引线电感的关断di/dt为1,000 A / µs，可产生VIND = 10 V的电压。大多数应用和设计都未考虑到此附加电感也会产生电压，但这一点不可忽视。以上简单计算显示，封装的总源极电感，即绑定线和引脚电感必须降低至可接受的数值。噪声的另一个来源是布局寄生效应。有两种可见的布局寄生效应： 寄生电感和寄生电容。1 cm走线的电感为6-10 nH，通过在PCB顶部添加一层并在PCB底部添加GND层，可降低此电感值。另一类型是寄生电容。图1(b)显示了布局中容性寄生效应的原理。寄生电容由两条相近走线之间或走线与另外一侧的地平面之间引起。另一种电容为器件和地平面间的电容。PCB 板两面上的两个并行走线能够增加电容，同时还能减少回路电感，从而减少电磁噪声辐射。下次设计需要超级结MOSFET时，请考虑这些布局提示。

相关链接：

如需更多信息，请访问SuperFET2 MOSFET登录页面。

http://www.fairchildsemi.com.cn/product-technology/superfet/

尝试我们最新的SuperFET2 MOSFET PSpice模型，看看对您有无帮助：

http://www.fairchildsemi.com.cn/ShoppingExperience/action/redirectModel?type=model&filename=FAIRCHILD_SUPERFET2_600.zip