原创 CAN总线—PROFIBUS-DP总线网关的几种电路

 2007-1-25 09:17  6948 10 10 分类: 通信

从本网站http://article.ednchina.com/Communinet/200701121145242.htm

一种CAN总线—PROFIBUS-DP总线网关的实现方法

技术分类：
通信与网络
来源：cechina/张永德洪　锦梁黎明发表时间：2007-01-14
载抄了部分硬件电路。
3.1 CAN总线接口硬件结构

CAN总线接口的整体硬件结构如图1。电路主要由四部分所构成，微控制器89C52（1），独立CAN通信控制器SJA1000，CAN总线收发器82C250和高速光电耦合器6N137。

89C52（1）负责SJA1000 的初始化，通过控制SJA1000
实现数据的接收和发送等通信任务，同时还负责与PROFIBUS总线接口侧的的数据交换，选择89C52（1）作为CPU的主要是因为它不仅与CAN控制
芯片SJA1000兼容，而且内部集成8k flash RAM，可以满足系统的存储要求，不需要再外扩程序存储器。

SJA1000为CAN总线控制器。它是一种独立CAN 控制器，是PHILIPS公司的CA82C200
CAN控制器的替代产品，它在软件和引脚上都保持了与PCA82C200的兼容。它具有BasicCAN和PeliCAN两种工作方式,其中
BasicCAN是与PCA82C200兼容的方式;PeliCAN是扩展特性方式，支持具有很多新特性的CAN
2.0B协议。SJA1000的主要新功能有:标准结构和扩展结构报文的接收和发送;64
字节的接收FIFO;标准和扩展帧格式都具有单/双接收滤波器含接收屏蔽和接收码寄存器;可进行读/写访问的错误计数器;可编程的错误报警限制;最近一次
的错误代码寄存器;每一个CAN
总线错误都可以产生错误中断;具有丢失仲裁定位功能的丢失仲裁中断;单发方式当发生错误或丢失仲裁时不重发;只听方式监听CAN
总线无应答无错误标志;支持热插拔无干扰软件驱动位速率检测;硬件禁止CLKOUT输出。

SJA1000的AD0
-AD7连接到89C52（1）的P0口，CS 连接到89C52（1）的P2.7，
P2.7为0的CPU片外存贮器地址可选中SJA1000，CPU通过这些地址可对SJA1000执行相应的读写操作SJA1000的RD，WR，ALE
分别与89C52的对应引脚相连。

为了增强CAN总线节点的抗干扰能力，SJA1000的TX0和RX0并不是直接与82C250的TXD和RXD相连，而是通过高速光耦6N137后与82C250相连，这样就很好的实现了总线上各CAN节点间的电气隔离

，其中光耦部分电路所采用的两个电源VCC和VDD完全隔离。另外
82C 250与
CAN总线的接口部分也采用了一定的安全和抗干扰措施。82C250的CANH和CANL引脚各自通过一个5Ω的电阻与CAN总线相连电阻可起到一定的限
流作用，保护82C250免受过流的冲击。CANH和CANL与地之间并联了2个30P的小电容，可以起到滤除总线上的高频干扰和一定的防电磁辐射的能
力，另外在两根CAN总线接入端与地之间分别反接了一个保护二极管，当CAN总线有较高的负电压时通过二极管的短路可起到一定的过压保护作用，
82C250的Rs脚上接有一个斜率电阻。

3.2 PROFIBUS-DP总线接口电路

PROFIBUS-DP总线接口的硬件电路也由四部分所构成，微控制器89C52（2），PROFIBUS-DP通信控制器协议芯片SPC3，光耦 HCPL7101和6N137，RS485总线驱动电路。图2为PROFIBUS-DP通信控制器到RS485总线驱动器的硬件电路图。

89C52（2）主要负责控制SPC3，实现PROFIBUS-DP总线数据的转换与共享。

SPC3已集成了PROFIBUS-DP物理层的数据收发功能，可独立处理PROFIBUS DP协议，另外SPC3内部还集成有1.5k的双口RAM，作为SPC3与用户程序之间的接口，并且AT89C52（2）可对SPC3内部RAM访问。

       尽管SPC3已经集成了物理层的数据传输功能，但它不具备RS-485的驱动接口，因此添加了RS-485的驱动电路。

另外为了避免总线上的信号对电路的影响，在SPC3与RS485总线驱动电路之间采用光电隔离。TxD、RxD信号的隔离器件选用Hewlett Packard公司的12M高速光耦HCPL710，RTS信号的隔离器件选用了6N137。

3.3 双口RAM的接口电路

两种总线数据的共享与传递是通过双口RAM实现的，系统里选用了器件IDT7130。它是高速的1K双口静态RAM。该器件提供两个独立的端口，分别有独
立的控制、地址和I/O引脚，并允许独立的异步读写访问内存的任何地址，自动的电源管理特性由CE控制，允许芯片上的每一个端口电路进入一个非常低的电源
模式。IDT7130的片内总线仲裁电路具有BUSY和INT两种总线仲裁方式。基于所采用的单片机型号，在系统里采用了中断仲裁方案，这种方式的工作原
理是一个内存地址（邮箱或者信息中心）被指派给每个端口。左端口的中断标志被宣称当右端口写到内存地址3FEH时，左端口通过访问3FE内存地址清除中
断。相似的，当左端口写内存地址3FFH时右端口标志被宣称，为了清除这个中断标志，右端口必须访问内存地址3FFH，系统里3FE和3FF两个单元的内
容赋予新的内涵，即定义两个码0FFH和00H。其中0FFH代表发送命
令要求对方传送数据，而00H代表发送的是对方所要求的数据。系统里两个CPU与双口RAM的连接如图3。双口RAM的剩余的存储单元被分为四大部分，其
中0000H-00FFH这256个单元用来存储CAN总线上传来的数据或地址，并且相邻的两个单元用于存储一个CAN子站的数据信息;0100H-
01F9H这250个单元用来存储PROFIBUS总线上传来的数据或地址，相邻的两个单元用于存储一个PROFIBUS子站的信息，另外03FCH单元
用于存放CAN总线设备所要读的PROFIBUS站点的ID号，03FDH单元用于存放PROFIBUS总线设备所要读的CAN站点的ID号。