原创 CMOS集成电路版图设计简介一

    在电子设计中，可能很多人都使用过PCB制作软件。与其对应的，在集成电路设计中也会涉及到版图的制作。只不过两者在含义和使用的工具上用很大的差别：

    首先给出版图设计的完整含义：版图设计就是创造工程制图的精确物理描述的过程，而这一物理描述遵守制造工艺，设计流程，通过仿真显示为可行的性能要求所带来的约束。要想知道版图的设计知识，首先应该了解一下CMOS的制造工艺。

    从纯净的硅晶圆开始说起。在各个步骤之间会生长出一层隔离层，用来保护在该区域中不会形成版图设计的图案。通过用适当类型的“阱”来划分晶圆的不同区域，从而确定P基底区域和N基底区域。然后加入的是形成栅极的多晶硅。多晶硅两旁的扩散区来确定源区和漏区，同时形成的还有其他的源区，如衬底接触和保护环等。为了使互连层连接到多晶硅和有源区，需要在将来进行的连接的那一层上的隔离层中创建接触孔。互连层由金属积淀而成，同时此前创建的接触孔填满。最后一层称为钝化层，其上有为连线绑定的连接而创建的开孔。钝化层是一种玻璃层，它将芯片与外界隔离开来。以DRAM为例，它使用了四层多晶硅来构建存储单元的电容。而ASIC设计仅使用一层多晶硅，但是会使用更多的金属层，这些金属层是用来连接许许多多的逻辑门的。通常在生产微处理器和其他复杂的ASIC设计时，需要用到五到六层金属。