头脑真的有点儿乱，感觉又在玩游戏又在学习，这样的效率确实很低，一定得下决心学才行啊
时间安排：白天学习，晚上自由安排
9点左右起床，11点半吃饭。。。。。吃完饭自由安排，但不能玩游戏，1点继续学，知道下午五点半左右
周五下午回家
学习安排：
觉得还是看verilog HDL那些事儿比较好，可以对verilog有个比较系统的了解，一共有24个实验，一天可以看2个到三个，要充分理解，第二天开始，先要把前一天看过的程序再读一遍加深印象！发觉自己记性越来越差了。。。。
半个月之内把这个学完，做好笔记。。
每晚12点左右把今天学过的写到EDN，代码就不用贴了，主要是思路，然后睡觉，第二天先看看看思路，再看代码
今晚早点儿上床去了，每晚必须12点半之前上床睡觉
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户1634340 2011-08-01 11:20
- UART简单传输
- 待会儿再结合falsh写下，这个简单的传输不注意细节同样搞死人 实现功能：电脑通过串口调试助手传送数据，然后fpga将接受到的数据再传送回来显示到串口调试助手的窗口 UART帧结构： 1位起始位（...
-
- 培训六 第二部分（PS2键盘编码）
- PS2键盘扫描码分为通码和断码，按下发送通码，松开发送断码，这期间肯定有抖动，接收通码，然后根据通码（8位）判断按下的是哪个键 最后一个应答位在FPGA不用，所以数据帧取11位 ,8位数据位才...
-
- 培训六第一部分（flash控制）
- 我就说我写的应该不会有错，但看signaltap，怎么一直在写状态里面跳转，查了半天，原来是数字写错了。。。细节啊这次只是最基本的falsh控制，操作他的读写擦除，最后，在某个地址读出了我写进去的数端...
-
- 培训五（DDS信号源）
- /*DDS信号源U1:key_code port map(clk,rst,key,seg_data,sel,addr);U2:add32 port map(clk,rst,addr,sum_...
-
- 培训四内容(第一部分-分频计数器)
- 一.分频器 1.奇数分频(5分频)： 改下代码如下： [code] //5分频module div5_out(input clk,input rst_n,output div5_out,output ...
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
-
返回顶部
-
飞言走笔 2011-8-3 17:16