原创 海外捉虫记—控制通路有没有静态检验方法

2008-10-22 22:38 3903 3 3 分类: FPGA/CPLD
CPU接口涉及到大量的译码逻辑。如果能够不经过动态仿真,采用一种工具静态地验证memory map与hdl代码之间的对应关系,软硬件联调就会快很多。进一步,如果可以由memory map直接生成hdl代码就更好了。

文章评论0条评论)

登录后参与讨论
我要评论
0
3
关闭 站长推荐上一条 /2 下一条