原创 FPGA跨时钟处理小结[转]

最近逛各个论坛加上以前学习FPGA和数字电路设计的书，跨时钟处理大概有以下三种，第一种是用来处理一位数据或信号的跨时钟处理，用D触发器而不用组合电路延时的方法；第二种是总线握手方式，即当信号从A电路传递入B电路，A电路先要发送一个请求信号，当B电路给出应答信号告知A电路它已经准备好后，A电路再传递信号，以便达到同步，这种方式有全握手和部分握手方式；第三种就是FIFO处理，一般是两部分电路处理速度的不同，但要注意的问题一般是FIFO不能全空或全满，否则易出现读或写错误。

转自：matrixvector