原创 新的模式？--参与活动的读后感

本来我是想在学习《教你设计CPU--RISC-V处理器》（这本书是我自己买的，申请”嵌入式开发“那本书时可能是这本书的申请已经结束或者是我没看到，太可惜了，哈哈）之后在学习《RISC-V架构与嵌入式开发快速入门》。不过小编要求提交读后感，所以就先阅读了这边书。

我自己以前是做过程仪表设计和开发的工程师，当时做设计遇到一个非常棘手的问题：成本。因为公司设计的隔离器、安全栅成本已经非常低了，但是这几年环境不好，需要继续降成本，加上公司每年出货量不算小，所以PIC，STM32，Holtek等代理都来找过我们公司，我也负责和这些MCU代理商的技术支持讨论和选型。每一次不同厂家送来的样片，我们做测试，都需要花大量的时间去学习新的开发环境，配置，外设应用，不同MCU引脚不兼容，又需要重新设计PCB。所以更换MCU基本等于重新开发，当然模拟前端和输出部分可以不变。

在更换不同内核MCU的过程中，我发现一个问题：我在各个公司的MCU库中选型，总是不能找到非常合适的型号，要么串口通道少一个，要么我需要的两个功能引脚是复用的，或者当所有功能模块都够了，MCU的体积又太大或者功耗太高。我就想要自己能完整的定制一个MCU，需要什么功能模块，需要多少个，对应功能模块的引脚怎样布置，都可以由我自己定制。

用FPGA+CPU内核＋功能模块IP，就能达成我希望的样子。不过这个时候又出现另一个问题：成本、开发难度。FPGA本身价格非常贵（相对于市场上的MCU而言），CPU内核和功能模块的IP除了成本还有开发难度。

不过RISC-V内核和开源文化会让开发难度降低，FPGA的应用到一定程度，开发者变多以后也会将开发难度降下来。所以我认为RISC-V和定制MCU的唯一问题就是成本。

所以我设想将来RISC-V会在物联网领域出现大规模定制的可能，第一，物联网会大量使用MCU，而且对MCU有极高的功耗要求和尺寸要求，这样作为开发者一定希望一个功能都不能少，一个引脚都不能多，还要能用最省电的方法完成所需要逻辑和计算。第二，验证方式和定制方式发生变化，以后由IC设计公司与应用公司共同完成一个产品的开发，前期验证时会使用FPGA，当MCU裁剪完成或确定方案后，就交给芯片生产商定制生产，这时就要求有一个起订量，这个起订量就是芯片生产商提出的要求。

有了定制MCU的设想之后，其实我就开始注意各种内核的信息，最常见的ARM，8051，PIC等等，现在可以说ARM占嵌入式市场的绝对优势，各个IC公司即使拥有自己专用的内核，也会出ARM的MCU。ARM Cortex-M0，M0+等内核与RISC-V相比还是稍显复杂，开发难度要更大。

《嵌入式开发快速入门》这本书从CPU，内核讲起，介绍RISC-V的设计思想，然后到指令和中断处理，然后从CPU内核继续往外衍生，到各种接口和功能模块。

接下来就开始进入编译器介绍，编译环境，开发板示例，集成开发环境，RTOS移植等等内容。这一部分内容就是MCU应用工程师比较熟悉的部分了。

在这里，我有几个自己的意见：

在书中，我基本没看到开发板的电路原理图，作开发板示例应用的时候没有电路原理图，可能会给学习的朋友带来一些不便。

上面这些都是我的设想，肯定有很多不足的地方。所以有什么不合理的地方请大家指出来，一起讨论。