原创 时钟约束小练习

2023-3-7 19:51 761 8 8 分类: FPGA/CPLD
400m时钟使用sigma_delta算法产生(a)m的时钟使能clk_en,用来平滑156m时钟带来的vld(vld是有缺口的),然后使用400m时钟与clk_en进行时钟的2分频,产生clk_b,问clk_b要约束为多少m,感兴趣的可以做一下

文章评论0条评论)

登录后参与讨论
我要评论
0
8
关闭 站长推荐上一条 /2 下一条