原创 SP3E开发板实验二（4位七段数码管制作自动计时器）

数码管实验

实验内容：
    将SBOARD板上的4个数码管用循环扫描方式点亮，并且数值从3210开始每秒递增1。

注：如果使用的核心板晶振是24M，需要设置`define CLK24M，注销//`define CLK50M

例程语言：verilog hdl
开发环境：ISE10.1
综合工具：XST。

src文件夹内为top.v以及对应的管脚约束文件top.ucf
ise文件夹内为工程文件以及综合 P&R产生的文件，最终fpga下载文件top.bit、top.mcs也在内。

BlueseaFPGA工作室祝你学习愉快！
Blog地址：http://blog.ednchina.com/blueseaFPGA/