原创 SP3E开发板实验五(串口通信实验)

2009-12-8 11:03 4159 8 8 分类: FPGA/CPLD



通用异步串口实验
    --此实验同时包含了按键和数码管显示


实验内容:
    将Sboard的串口0使用串口连接线(交叉线)接到电脑的串口上,通过串口调试程序发送一个数值到开发板,开发板接收后,存储该数据到内部寄存器。
    按下按键0,可以将接收到的数据发送给电脑。
    按下按键1,可以在数码管上显示接收到的数据
    按下按键2和3,清数码管显示为0000


注:如果使用的核心板晶振是24M,需要设置`define CLK24M,注销//`define CLK50M


例程语言:verilog hdl
开发环境:ISE10.1
综合工具:XST。


src文件夹内为top.v以及对应的管脚约束文件top.ucf
ise文件夹内为工程文件以及综合 P&R产生的文件,最终fpga下载文件top.bit、top.mcs也在内。


BlueseaFPGA工作室祝你学习愉快!
Blog地址:http://blog.ednchina.com/blueseaFPGA/

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
8
关闭 站长推荐上一条 /3 下一条