原创 数字信号处理的FPGA实现学习笔记1

2010-5-28 00:22 2441 0 1 分类: FPGA/CPLD

                                          数字表示的方法:


                                               记数系统


                                                     |


                            |                                               |


                   定点数  (高速、成本低)      浮点数(适合于复杂的算法)


                           |                                                |


            |                            |                        |                           |


      传统的             非传统的              传统的                 非传统的


            |                           |                        |                             |


  二进制补码:2C     符号数:SD         32位IEEE        18位SPLASH ii


 二进制反码:1C    对数制:LNS     64位IEEE


 有符号数:SM      余数制:RNS


 减一码:  D1


偏移数制:BIAS


 


 10        SM           2C             1C            D1          BIAS


 3          011         011            011          010          110


-3         111         101            100          101          000


 


减一码的负数形式和二进制补码一样


偏移数制是在原始有符号数的前提下加上偏移值BIAS


 


SD编码:从最低位开始用10....1 代替 111或者连续1个数大于2的任何二进制,但是不要替换0011;


SD编码可以用于实现自由进位加法器:


LNS编码:符号位   指数符号位    指数整数位      指数分数位


                          +(-)整数.小数                                      2.125


       +(-)2              例子:2       00 010 .0010


RNS编码:7以{2,3,5}质数集所得到的RNS是{1,1,2}


 


 


                


 

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1334793 2010-5-28 09:19

谢谢总结
相关推荐阅读
用户267529 2010-03-26 00:34
转:FPGA的配置模式(AS,PS和JTAG)
很多兄弟对于CPLD下JTAG的下载很熟悉了,可转到FPGA来的时候,多多少少有些迷惑,怎么出现配置芯片了,为什么要用不同的下载电缆,不同的下载模式?我就自己知道的一点东西谈一些个人的见解,并发一些资...
EE直播间
更多
我要评论
1
0
关闭 站长推荐上一条 /3 下一条