原创 锁相环小记

锁相环 (phase-locked loop)为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复，达到锁频的目的。能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

见百度百科：http://baike.baidu.com/view/185165.htm

个人设计感触：

锁相环由鉴相器、环路滤波器和压控振荡器组成。其中，鉴相器主要使用美国ADI公司的芯片，由于ADI公司的芯片精度较高，并适用于多种VCO（压控振荡器），最重要的特点，它提供了环路滤波器设计仿真软件——ADIsimPLL:

VCO的种类有很多，公司也有很多，主流的公司也很多……所以，可根据所需的频率范围及特点来选择相应的VCO。

PLL的工作原理及设计流程：

原理：由VCO产生振荡信号，输入到鉴相器；同时有一个精准的晶振也输入到鉴相器；这两个信号分别分频到同一个频率，并且进行鉴相，然后鉴相信号控制电荷泵输出，如果相位偏移大，鉴相器输出的电流就大，通过环路滤波器之后的电压就大；电压再输入到VCO控制输出频率，从而形成一个环路。

设计流程：

首先，根据所需的频率（或者频率范围，所以PLL一般分为窄带的和宽带的）来选择VCO和鉴相器，然后用软件计算出环路滤波器参数；

然后，编写单片机控制鉴相器的程序，分频控制等等；

最后，实际硬件调试，通过调试分频频率、滤波网络的截止频率来使得输出高频信号的相噪达到一个较好的指标。

PS：由于百度百科介绍挺详细的，所以只是记录下个人感触。而且PLL相当不好调，我调的是一个900M到1.8G的，由于频率很高，就算分频频率和滤波网络调的很好了，可是由于射频板的走线还有问题，所以整体的性能并没有达到预想的要求。话说……我调了半个月呢还。。