原创 深入浅出DAC

下面将从这几个方面对DAC进行介绍和分析：工作原理，性能指标，并以TI公司的DAC5682为例进行分析和总结。

1. DAC工作原理：

一般的DAC由四部分构成：基准电压源VR，电阻网络，数字位控制开关及模拟输出缓冲和数字输入锁存。DAC的模拟电压输出等于代码为1的各二进制位所对应的模拟电压之和。设DAC是n位，那么输出

由于数字量D最小为0，最大为2的n次幂-1。所以，输出的模拟量是一个不大于基准电压源VR的，以VR除以2的n次幂改变的模拟量输出。各种DAC都是基于这一原理设计的。

DAC的工作原理分为：权电阻电流式，开关电容式，R-2R电阻网络分压式，R-2R电阻网络电流式，等值电阻分压式，PWM积分式等多种类型。下面分别介绍。

（1）权电阻电流式

注意到：其中权电阻的阻值相差2的n次幂。根据运放虚断的特点，可计算出输出的模拟电压。

（2）开关电容式

其中，C1=2C0, C2=2C1,C3=2C2。转换分两步进行。第一步按照数字量对电容进行充电。第二步，输出。

（3）R-2R电阻电流式

由于权电阻式的DAC中权电阻的阻值相差2的n次幂。当转换位数增大时，电阻值相差很多，这不利于集成。由此，产生了R-2R电阻式。

可见，2R电阻的一端被开关选择接地或接虚地，在每个2R电阻上获得的电流都是高一个2R电阻上电流的一半。也就是说是靠R-2R电阻网络提供的二进制权电流。DAC0832,AD7520/4/8, DAC8408,AD8413,DAC8228都是采用这种结构的。注意到输出是与参考电源相反的电压。

（4）R-2R电阻电压式

注意：输出阻抗为R，利用运放跟随器或同相放大器可以提高输出阻抗。DAC8800,DAC8426,AD8562,AD8612采用的是这种结构。

（5）等值电阻分压式

注意：图中开关是由n位二进制数字量译码成的CMOS开关。其本质就是一个数控电位器。

（6）PWM式

首先把数字量变换为对应占空比的脉冲，数字越小，占空比越小，获得的脉冲越窄（周期相同）。把不同占空比的脉冲通过低通滤波器（积分滤波器）获得直流输出。当脉冲的占空比比较小时（窄脉冲），通过低通滤波器后，获得的直流输出越小。反之，越大。

2. 性能指标

理想的DAC，其输入和输出电路是相互隔离的，而且不接地。它的噪声为0，当数字输入为0，模拟输出也为0。而且对于一个确定的数字输入，有一个确定的模拟输出。

（1）分辨率：DAC所能分辨的最小电压增量，它反映了DAC对输入量变化的敏感程度。分辨率的高低，通常用输入二进制的位数来表示。例如，分辨率是8位，10位，12位等。当然，位数越多，对输入量的变化越敏感。

（2）转换精度：用最大的静态转换误差的形式来表示。包括非线性误差，比例系数误差及漂移误差等。表示的是实际的输出电压与理论的输出电压之间的接近程度。转换精度的单位通常用满量程范围fs的百分比（%fs）或LSB表示。

注：LSB表示数字流中的最后一位，也表示组成满量程范围的最小单位。

（3）转换时间：DAC的输入数字量有满刻度的变化时，其输出模拟电压达到1/2LSB（最低有效位）时所需要的时间。

（4）线性度：通常用非线性误差的大小表示DAC的线性度。若数据连续转换，那么输出应该是线性的。

（5）输出电平

3. 电流输出与电压输出：

电流输出即DAC的输出电流正比于输入的数字量；电压输出即DAC的输出电压正比于输入的数字量。这一点从上面对各种类型的DAC的分析和结构框图可以很明显地看出来。另外可见，电流输出和电压输出一般都会接运放作为真正的输出。电流输出中运放的作用是将电流转换为电压输出，电压输出中运放的作用是降低输出阻抗，增强带负载的能力。电流输出的抗干扰能力较强，可用于长距离传输，一般为200m，电压输出相对来讲抗干扰能力较弱，一般可传输50m左右。另外，电流输出的建立时间较短，而电压输出的建立时间较长。但是，电压输出如果不接运放，那么就可以节省了运放的反应时间。所以，从反应时间的角度来看，电流输出和电压输出没有明显区别。

4. DAC5682

（1）主要特性参数

a. 16位双路DAC：输入为16位，即分辨率为16Bit

b. 输入数字量为差分LVDS电平，输出为差分电流

c. 输入数字量电平为-0.5V~DVDD+0.5V，输出电流为0~20mA

d. power supply: DVDD:1.8V, AVDD:3.3V,IOVDD:3.3V,CLKVDD:1.8V

e. 功率：IAVDD=133mA, IDVDD=455mA,ICLKVDD=45mA,IIOVDD=12mA.

   =>P=DVDD*IDVDD+AVDD*IAVDD+IOVDD*IIOVDD+CLKVDD*ICLKVDD=1.8*0.455+3.3*0.133+1.8*0.045+3.3*0.012=1.3785W

f. 采样率（sample rate）即update rate: 1.0 GSPS (也就是我们常说的速度) 另：转换时间(conversion time)=采样率的倒数。

注：奈奎斯特定理中的采样频率指的是采样时钟的频率，所以其单位是Hz。而采样率指的是每秒钟采样的次数。二者有一定的联系，该联系取决于DAC或ADC内部的结构。

g. 16位的差分输入和syncp/n具有内部100ohm匹配电阻。（待续）

（2）DAC5682的时序如下图所示。

由时序图可见：

a. CLKIN是用来控制内部的两个DAC核，即CLKIN和PLL结合来控制采样率。If the PLL is disabled, CLKIN directly provides clock for DAC up to 1GHz.

b. DCLK是用来控制FIFO和DEMUX的。DCLK和DLL结合，配合SYNC来标志数据的有效时段。DLL输出两路CLKA，CLKB，并控制CLKA和CLKB的skew。CLKA和CLKB分别用来控制A FIFO和B FIFO。

c. 两路DAC输出是正交的。也就是说，当输入的是交织信号时，可以通过De-interleave进行解交织，然后通过两路模拟输出分别输出。