原创 泛谈CMOS工艺进化中模拟集成电路设计的要点

最近在设计一个电路, 需要用到复数组开关电容(VCO, 有源可调滤波器等很多地方都有开关电容的应用), 发现CMOS工艺差1,2代, 寄生电容, 工作频率特性差不少, 苦于我们用的工艺比其他公司落后, 寄生电容影响明显, 数字部分电路面积明显增大. …

CMOS模拟电路工艺现在主流已经在90,130nm, 有不少公司已经开始65nm产品的开发. 这里稍微谈一下模拟集成电路对CMOS工艺的一些要求.

1)      低噪声性能; 1/f噪声, 高频噪声等性能.<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

在低频模拟应用中, mos的1/f噪声一般都比bipolar都大几个数量级, 为了减少噪声, 一般要使MOS的L*W大些.

2)      Gm, Rout大

随着CMOS工艺进化, 栅极长度Lg越来越小, gm也随之增大, 可惜Rout变得更小, 而对放大器来说, 最重要的是Rout*gm的性能是如何, 很不幸, Lg越小, 增益也将变小, 所以放大器设计中一般Lg都不会取得最小.

还有gm//Id也是个重要的特性, 比如inverter中, 只有电压在中间切换的那个期间消耗功率, 所以转换率越高, 功耗消耗越小.

3)      Ft, fmax 高

前2年刚开始学的时候, 这两个概念我经常搞错, 为了使很多朋友少走点弯路, 我这里简单的总结一下这两个概念.

Ft是表示MOS管子电流增益为1时候的频率. Iout/Iin=1

因为 Iout=Vin*gm, Iin="Vin"*(2*pi*f*C1), 所以我们可以得到ft=gm/(2*pi*C1) ;

C1为MOS管子从gate输入段看进去的电容.

所以CMOS的Lg取得越小, C1越小, 而gm越大, ft也越大(一般成线性反比).  一般在设计中, 电路的最高频率尽量低于ft的10分1.

而Fmax是指功率增益为1时候的频率. 所以fmax和漏源电容和gate电阻成反向关系.

4)      ESD 管子寄生容量小.

所有接在Pin的I/O部一般都要接ESD, 其寄生电容大, Ft影响很大. 随着CMOS工艺微细化发展, 酸化膜Tox -> Tox/k , 导致泄漏电流增大. 用个图来说明的话, 就如下图, 即使在线性区, 泄露电流也会达到不可忽视的程度.

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />

有问题就有解决, 无数的学者在这数十年中, 提出了很多可行的对策, 比如用Oxynitride膜来阻止蹦离子的穿过以达到减少泄露电流的产生,

5)      非线性特性

考察非线性特性的主要特性是IIP3, 即三次谐波和基波的差. CMOS工艺的进化, gate的SiO2越来越薄, IIP3特性变差.为了使IIP3特性尽量优化, 设计者一般都会注意”Vgs-Vth”大约取0.2V左右.

6)      匹配特性良好

在混合信号IC设计里, 为了减少数字部分干扰, 很多部分都采用差分结构, 还有电流镜设计等, 都会设计到MOS管子的失配问题, 失配使我们设计的电路电流测试和仿真误差很大, 为了减少失配, 一般Lg, W都取大些.

7)      集成的ind: Q要高 ,

说到集成无源器件, 最有代表型的就是电感了, 电感的集成实现, 才是模拟电路设计者有越来越大的发挥空间了, 在我的blog里, 有一节谈到VCO的设计, VCO的最重要的特性: 相位噪声受牵制的因素就是电感的Q, Q做好了, LC VCO的可调频率范围可变得更宽(可以带更多的可调电容), 不幸的是, Q并不像书上写得Q=2*pi*f/Rind, 那样, 如果寄生电阻固定了, 频率越高, Q越高, 事实上, 在CMOS工艺上, Si基板上的噪声传到电感上产生互调. 所以上面公式上的Rind变得不再单纯, 而是变成了阻抗, 必须考虑虚数部分. 设计ind时, 一般都用最顶层的最厚的metal设计来减少自身线路的电阻, 而且为了尽量使Q变大, Si基板的厚度要加大(减少电容), 并且采用高阻抗基板.

而对有志称为一个射频集成单路设计的人来说, 上面谈的那些方面还远远不够, 比如

a)       Si基板存在的噪声, 需要在IC附近设置Coupling电容.

b)      RF MOS设计的时候, 要考虑Layout的分布, 比如把MOS分成并行排列, 可以使栅极电阻降为1/N.

c)      电感的设计, 测试, 还有等效电路的抽出.

d)      可变电容的原理, 特点, 比如MOS型和PN型相比, 一般PN的温度特性较差, 需要注意.

写到这里, 相信很多从事这行的朋友应该和我有同感了吧, 作为一个高频集成电路设计者, 一个人单兵作战来吸取那么多知识恐怕难度很高, 尤其像我这样不是学微电子专业的人, 入行尤其难, 尽量建立一个团结的小组, 大家互相学习进步才是提高我们设计水平的捷径.

本文为原创技术文章, 转载请先和作者联系 iryou.hu@gmail.com