原创 【博客大赛】IC芯片设计时钟序言

2017-6-6 22:08 1438 15 15 分类: FPGA/CPLD

一:时钟篇

前言:

如果把SOC看成人的身体,那么时钟就是身体里的血液,没有血液身体不能获得能量,不能正常的生活,工作,学习;没有时钟,一颗SOC芯片不能够动起来,芯片中的电路不能正常的运作。血液在身体内会到处“走线“,流淌到身体里的每个角落,时钟在SOC芯片内也会”走线“,通常所说的时钟树大体就是这个道理。时钟遍及芯片的每一个角落,驱动着触发器进行数据的翻转,同时触发器又具备记忆功能,这样数据流会一级一级的传下去,经过电路的运算,最后输出想要的结果。

11


                                                                          身体内的血液路径

这些路径遍及身体的各个角落,为身体补充氧气和能量,这样身体的每个细胞才能正常的活动,整个身体才能有机的运转下去。

22


                                                                     时钟驱动触发器

时钟驱动着每级触发器的翻转,触发器的输出经过一定的电路逻辑运算,然后进入下一级触发器,这个SOC可以看成是由若干个 触发器串起来的电路链。

33


                                                                             时钟树

时钟树,是个由许多缓冲单元(buffer cell)平衡搭建的网状结构,它有一个源点,一般是时钟输入端(clock input port),也有可能是design内部某一个单元输出脚(cell output pin),然后就是由一级一级的缓冲单元搭建而成,具体的多少级,根据你的设置以及所使用的单元而定,目的就是使所用终点的clock skew(一般最关心这个)、insertion delay以及transition尽量满足设计要求。


文章评论0条评论)

登录后参与讨论
我要评论
0
15
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /4 下一条