原创 FIFO设计

2012-11-20 22:23 1120 22 22 分类: FPGA/CPLD 文集: FPGA

FIFO的主要用途:1.异步时钟域的切换。

                                 2.输入、输出端口的位宽切换。

读写指针决定满标志和空标志。

难点:空、满标志的产生。当然可以这么计算,we_p - rd_p = 0,数据为空,当we_p - rd_p = FIFO的深度,数据为空。

对于同步FIFO而言,由于读、写时钟一致,因此空满信号的产生比较简单。对写端而言,当写使能有效时,写指针加1,同时将输入端口的数据写入存储空间;对读端而言,当读使能有效时,读指针加1,同时将存储空间的数据取出。

具体实例可见《零基础学FPGA》 P216。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
22
关闭 站长推荐上一条 /1 下一条