原创 AD734模拟乘/除法器使用经验

2010-10-12 13:37 5211 2 5 分类: 模拟
AD734做乘法器用时,有两种接法:
1、基本接法(见Datasheet Fig.5)
W=X*Y/10
其中:Z1与输出W短接形成负反馈,X2、Y2接地,U0、U1、U2也接地,DD、ER悬空(NC ),使用内部固定分母电压10V。这时,X、Y输入幅度可达1.25*10=12.5V。
2、可变分母接法(见Datasheet Fig.4)
这时分母使用外部电压:U=10mV~10V。但要注意的是,X、Y输入幅度随U值变化,且总有:X、Y≦1.25*U。因此当U取值小(如U=1V)时,X、Y也小(≦1.25V),
只适合做小信号(失真也小)的乘法,这一点使用时一定要引起重视,否则即使X、Y输入幅度大也会被钳位。
上述限制在AD734的Datasheet中没有很明显地提出,只是在除法器一节中提了一下。其实除法器与乘法器的工作原理是一样的,因此该限制对乘法器也适用。
实际上是AD734内部对所有输入进行了钳位,限制所有输入幅度均≦1.25*U(U=分母)。

文章评论3条评论)

登录后参与讨论

1021315267_157348550 2013-5-12 15:32

基于AD734的双边带调幅电路仿真画出相关仿真曲线。 求解释,邮箱1021315267@qq.com

1021315267_157348550 2013-5-12 15:30

基于AD734的双边带调幅电路仿真 画出相关仿真曲线。

求点播

    

billzhu_345737527 2012-10-24 09:25

我现在在用这块芯片,遇到一些问题,求帮助!QQ:346656725

相关推荐阅读
emesjx_742180650 2014-09-29 09:36
高速LVDS接口信号完整性处理实例
  一、系统介绍 EMCCD相机由图像传感器、驱动电路、FPGA(Spartan-3)、LVDS接口和电源等组成。LVDS输出接口使用2片DS92LV1021,每片实现10bit并行数据到...
emesjx_742180650 2014-08-20 13:58
关于Xilinx FPGA JTAG下载时菊花链路中的芯片数量
    当一个系统中含有多片(2片以上)Xilinx FPGA、CPLD或PROM(FLASH)时,可采用单一JTAG口以菊花链(Daisy Chain)形式将所有芯片串联起来实现下载编程...
emesjx_742180650 2014-08-12 07:41
NiosII程序编译时出现onchip_mem不够问题及解决方法
    开发Altera Nios II软件可使用Nios II IDE或 Nios II Software Build Tools for Eclipse(即:Nios II SBT f...
emesjx_742180650 2014-08-11 15:06
Altera QuartusII及Cyclone IV E使用经验
  1、仅C8L、IC8L、C9L使用1.0V核电压(VCCINT),其它速度的均使用1.2V核电压。 2、对于作为LVDS传输的Bank必须接2.5V的VCCIO,参考数据手册表1-20...
emesjx_742180650 2014-08-07 14:35
Nios II IDE 与 Nios II SBT for Eclipse的区别
  1、Nios II IDE即Nios II Integrated Development Environment(Nios II 集成开发环境),Altera网站是这样介绍的: (ht...
emesjx_742180650 2014-08-07 14:34
Quratus II中 Nios II 硬件设计工具SOPC Builder与Qsys的区别
  1、 SOPC(System On a Programmable Chip.)即可编程片上系统,SOPC Builder是Quartus II中传统的Nios II 硬件设计工具,可以灵活...
广告
我要评论
3
2
1
2
3
4
5
6
7
8
9
0
广告
关闭 热点推荐上一条 /6 下一条