原创 32G带宽示波器深度揭密－－（2）

四、高采样率的实现方法

要保证32GHz的带宽，根基Nyqist定律，放大器后面A/D采样的速率至少需要64G/s以上。目前市面上根本没有这么高采样率的单芯片的ADC，因此目前所有的高带宽示波器无一例外都需要使用ADC的拼接技术，即使用多片ADC交错采集以实现更高的采样率。

下图是2片ADC实现交错采集的实现原理：信号经放大后功分为2路，送给2片ADC芯片采样，2片ADC的采样时钟有180度的相位差。这样在一个采样时钟周期内2片ADC共采了2个样点，相当于采样率提高了1倍。当然，后续软件在做波形显示时需要把两片ADC采到的样点交替显示才能重构波形。

要实现多片ADC的理想拼接，要求各片ADC芯片的偏置、增益的一致性要好，而且对信号和采样时钟的时延要精确控制。偏置和增益的一致性相对比较好解决一些，比如可以通过校准来消除其偏置和增益误差。但是信号和采样时钟的时延控制就比较难了，因为高带宽示波器里使用的ADC的采样时钟的一个周期只有几十ps，ps级的误差或者抖动都会造成非常大的影响。下图显示了当2片ADC的时钟相位差不是理想的180度时对波形重建造成的影响。

当采用多片ADC在PCB板上直接进行拼接时，由于PCB上走线时延受环境温度、噪声等影响比较大，很难实现精确的时延控制，所以在PCB板上直接进行简单的ADC拼接很难做得非常好。而在Agilent 90000X系列示波器的前端芯片内部，第一次创新性地增加了单片80G/s的采样保持电路。由于采样保持电路集成在前端的MCBGA芯片内部，在芯片内可以做很好的屏蔽和时延控制，所以采样点时刻的控制可以非常精确。而送给PCB板上各ADC芯片的信号由于已经经过采样保持，所以信号会保持一段时间。这样即使在PCB板上的信号路径或ADC的采样时钟有些时延误差或抖动，只要其范围不超过一个采样时钟周期，就不会对采集到信号的幅度以及最后的波形重建造成影响。

采用了这种技术以后，Agilent 90000X系列示波器本身的采样时钟抖动可以控制在<50fs。在需要进行精确抖动测量的时候，90000X系列示波器本身的固有抖动测量本底<150fs。下图是对一个E8257D精密微波源产生的20GHz时钟信号的周期抖动的测量结果，可以看到其实际抖动本底大概在100fs左右。

高带宽、低噪声的磷化铟(InP)放大器和低抖动采样时钟结合起来，带来的好处是优异的波形保真度。下图是用对E8257D产生的20GHz的正弦波信号做FFT变换以后的结果，可以看到其动态范围达46dB以上，超越其他厂商达15dB以上。