原创 DC-DC开关电源buck电路原理图及layout设计

这一期为大家分享的是：DC-DC开关电源buck电路原理图及layout设计。

- Buck电路原理图 -

首先，我们回顾一下buck电路的原理图，如下图所示：

Buck电路主要是由几个部分组成：

控制器及外围线路

功率MOS

功率电感

输入/输出滤波电容

因此，buck电路的原理图设计也主要围绕这几个部分进行选型和设计。

01

控制器及外围线路设计

为了满足各种不同的应用场景，电源厂商通常提供多种控制器方案，因此需要根据应用条件选择合适的控制器。

（1）控制器的相数分为单相和多相，主要是根据输出电流大小来选择相数。相数不够则无法满足电流需求，会造成功率器件温度过高或者损坏；相数过多则会造成物料成本和板子空间的增加。输出电流30A以下，选择单相控制器即可；超过30A则增加至2相，以此类推，一般保持每相电流在15A~30A（取决于功率器件的能力）这个范围是比较合理的。

（2）除了相数差异，控制器还有输入和输出电压范围的差异，例如有的控制器输出范围在0~2V左右，就不适合用于3.3V，5V等输出电压较高的场合；而输入电压如果超过IC的工作范围，会造成器件损坏或触发保护。

（3）控制器还有协议上的差异，跟主芯片平台和某些特殊应用相关（比如充电IC），常见的协议为I2C（或PMBUS，国产平台），SVID（Intel平台），SVI3（AMD平台），PWMVID（NVIDIA平台）等。

（4）控制器还分为模拟控制器和数字控制器，数字控制器外围电路简单，在线调试更容易，并且可以根据各种应用灵活配置，是未来的发展趋势。晶丰明源提供的控制器方案均为数字控制器。

（5）控制器外围线路也有一些需要注意的地方：VCC：控制器内部逻辑电路和驱动电路供电的电源，需要外加一颗1uF~10uF的滤波电容，并且需要注意电容的耐压。

CBST：通常称为自举电容，主要作用是维持High-side MOS的开启状态，一般选择47nF~1uF，电路如下图所示：

a). 当PWM为低时，HS关断，LS导通，SW电压是0V，VCC通过二极管对CBST充电至VCC电压（红色电流路径）；

b). 当PWM为高时，HG升高的过程中，HS会开始导通，SW电压上升，由于CBST两端存在压差，会同步抬高BST的电压，而driver内部HG和BST连通，HG电压也会跟随BST升高（蓝色电流路径），从而维持HG-SW的压差足够高，保持HS的导通。

CBST的压差不会超过VCC，因此耐压也不需要选择过高的，有效容值能满足要求即可。

AGND：有些控制器会有专门的AGND，需要先将所有的AGND接在一起，通过单点接到GND。

PG：Power good信号在IC内部是open drain，需要外部上拉。值得注意的是上拉电源的上电时间，需要在VCC上电之后，避免上拉电源上电时IC无法控制，导致PG出现毛刺。下图分别是PG上拉电源位于VCC之前和之后上电，PG的波形。

02

功率MOS

功率MOS选型主要看几个参数：

（1）VDS耐压：需要确保buck电路实际工作时MOS的DS压差小于VDS耐压，避免MOS被击穿。考虑到实际工作时MOS的波形会有振铃，VDS耐压一般选择比输入电压高10V以上，例如输入20V，选择VDS耐压为30V的MOS。如果振铃过大，则需要通过一些方法降低，可参考——《DC-DC开关电源实战经验分享之开关波形高频振荡分析与改善》（点击回看）。

（2）MOS的Id电流：根据输出电流来确定，需要确保峰值电流不超过Id，避免MOS因过流烧毁，可通过MOS的SOA曲线来判断。MOS规格书标明的Id电流是基于Rdson和最大功率Pd计算得来的，没有考虑开关损耗，因此不能直接跟MOS的Irms进行比较，需要计算MOS整体的损耗来确定选型，可参考——《DC-DC开关电源实战经验分享之效率优化》（点击回看）。

（3）Rdson和Qg：这两个参数影响MOS的损耗，原则是上管选择Qg更低的MOS，下管选择Rdson小的MOS。如果buck的占空比较大（＞50%），上管的导通损耗也不容忽视，需要Qg和Rdson都小，此时可通过降低开关频率来减小开关损耗，或者上管并联2颗MOS，分散损耗。

（4）MOS的驱动信号增加串联电阻，可以通过调这个电阻的阻值来改变MOS的开关速度，影响开关时的振铃，也会影响效率。

03

功率电感

功率电感则主要从电感值和电流两个方面来选型：

（1）Buck电路的感值可通过如下公式进行计算：

其中r是电流纹波率，一般选择0.3~0.5左右。

另外，电感值会影响输出纹波和动态响应，实际应用时需要根据测试情况调整，可参考第一期分享内容——《DC-DC开关电源实战经验分享之静态纹波及动态响应调试方法》。

（2）除此之外，电感的电流也是重要考量点，主要分为饱和电流Isat和温升电流Irms，电感电流波形如下：

选择电感时要确保饱和电流Isat大于电感电流峰值Ipeak，避免电感饱和，感值下降造成MOS和电感损坏。

温升电流考虑的是电感的温度和损耗，一般选择电感时尽量让温升电流大于电感电流的有效值，如下面公式所示：

（3）对于CPU和GPU的核心电源，在选择电感时还需要注意DCR的精度，这类电源一般都会用电感DCR做电流检测，为了保证电流检测的一致性，电感的DCR精度尽量选择±5%以内。

04

输入和输出电容

输入和输出电容的主要作用是滤除电源噪声，并且在电流跳变时提供或吸收能量，让电压保持稳定。

电容选择主要考虑耐压，容值，纹波电流有效值，ESR等参数。

（1）为了避免电容被击穿，电源的工作电压不能超过电容的耐压，一般需要降额到90%左右使用，有的终端客户为了更高的可靠性，会在一些特定应用场景要求降额到50%。

（2）电容的容值主要影响滤波和稳压的效果，理论上容值越大，效果越好。需要注意的是，实际电容的频率-阻抗特性曲线并非线性，并且不同的电容的特性曲线也不一样，如下图所示，分别为330uF，22uF，0.1uF的特性曲线。

可以看到，在低频段330uF的阻抗要明显低于22uF和0.1uF，在中间频段则是22uF的阻抗较低，高频段0.1uF的阻抗较低。因此对于不同频段的滤波，需要选择不同的容值。

在buck电路的输入和输出端，电容一般选择混搭的方式，即大容值的固态电解电容跟小容值的MLCC组合，以实现全频段都有较低的阻抗。

（3）电容纹波电流有效值，主要是选择输入电容时需要注意的（特别是电解电容），如果实际的输入电容纹波电流有效值超过电容的额定值，会造成电容失效。输入电容纹波电流有效值可以按照如下公式计算：

（4）电容的ESR主要影响电源纹波，同时也跟电容的纹波电流有效值相关，一般情况下，ESR越小的电容，纹波电流有效值越大，如下图所示：

- Buck电路layout设计 -

开关电源会产生大量的干扰，好的layout可以提高自身的性能和稳定性，也能减少对周围其他电路的影响；而差的layout不仅会对其他电路造成干扰，甚至会导致自身不稳定，引起各种问题。

首先，我们需要将buck电路的信号进行区分，主要分为功率转换路径，驱动信号，反馈和功能信号，如下：

（1）红色部分为功率转换的路径，电流和电压变化快，且幅度大，走线宽度要足够，同时需要跟其他信号保持安全距离，避免干扰；

（2）蓝色部分为驱动信号，平均电流不大，但是瞬间电流较大，且电压和电流变化极快，会造成强烈的干扰，layout时要非常小心；

（3）绿色部分是反馈信号和IC的功能设置，非常敏感，需要避开干扰源。

以上是buck电路的主要信号类型划分，下面介绍具体的layout设计。

01

功率转换模块layout设计

功率转换模块包括输入电容，MOS，电感，输出电容，简化电路如下：

从各节点的波形可以看出，输入电容和MOS的电流变化非常剧烈，电感和MOS组成的三角区域SW电压变化非常剧烈。

功率转换模块等效模型，图中标出了寄生电感和电容，layout设计要求：尽可能减小寄生电感和寄生电容。

（1）下图是buck电路功率转换模块layout较差的例子，输入电容跟MOS形成的回路较大，产生较大的寄生电感，容易形成严重的高频振荡；电感两个PIN的铜箔距离近，并且耦合面积大，产生的寄生电容CP比较大，影响电感性能；SW的区域太大，容易对外辐射，干扰周边电路。

（2）buck电路功率转换模块layout较好的例子如下，输入电容和MOS形成的回路小，寄生电感小；电感两个PIN的距离远，寄生电容CP小；SW区域大小合适，不易造成严重干扰。

（3）SW的铜箔跟相邻层的铜箔会形成一个寄生电容CSW，SW的电压剧烈变化，通过这个寄生电容对相邻层造成强烈的干扰，因此SW下方不能有其他信号的走线，需要用地层或稳定的电源层隔开。

（4）功率地应尽量完整，避免被其他信号或过孔打断，影响电流回流路径的完整性。

综上，buck电路功率转换模块的layout设计时需要尽量减小功率器件的回路面积，电感两个PIN的距离尽可能远，SW区域下方不走其他信号，保持地层完整。

02

驱动信号layout设计

驱动信号设计要点：

（1）驱动信号是控制MOS开关的信号，电压变化极快，并且瞬间电流大，因此走线要粗而短，走线宽度要求20mil以上。

（2）驱动信号本身干扰极强，容易影响其他信号，因此不能跟其他信号平行或重叠，至少要有地层隔离。

（3）上管和下管的驱动信号不能平行的走线，也不能交叉（相邻层，没有地层隔离的情况下），以免互相干扰引起MOS误动作，导致MOS烧坏。

（4）驱动信号的电流回路面积尽量小，减少电磁干扰。

（5）BST电容尽量靠近PIN脚摆放，并用短而粗的线连接，减小回路面积。

上面两个图分别展示了较差的驱动信号走线和较好的驱动信号走线：

（1）较差的驱动信号走线：HG和SW形成的回路面积大，中间的磁场增强，容易干扰其他信号，且LG走线在HG下方，容易互相干扰；BST电容距离远，走线长且细。

（2）较好的驱动信号走线：HG和SW形成的回路面积小，磁场相互抵消，干扰小，LG的走线跟HG走线保持安全距离；BST电容距离近，走线短而粗。

03

反馈信号及IC功能信号layout设计

反馈信号包含电压反馈信号和电流反馈信号，用于检测输出电压和电流信息。

（1）反馈信号非常敏感，易受到干扰，轻则电压电流检测不准确，重则电源工作不稳定，因此layout时需要远离干扰源，例如高压电源层，驱动信号，开关节点（SW），电感，I2C信号等电压电流变化大的信号。

（2）成对的反馈信号，需要按照差分走线，线宽7~10mil，间距6mil，与其他信号的距离要15mil以上，同层噪声源距离20mil以上，且不可在相邻层跟噪声源重叠（相邻层距离也需要20mil以上）。

（3）电流检测信号从电感或者精密电阻两端拉线时，要注意采样的位置，需要从焊盘中间拉线或者焊盘中心打孔后走线，如下图所示。

（4）反馈信号尽量参考地层，即相邻层是完整的地层，或者参考低压且稳定的电源层，避免被干扰。

（5）IC功能设置的电阻电容，例如mode，OCP设置电阻，软启动电容等器件，靠近IC的PIN脚摆放，且GND与IC的AGND连在一起，如果没有AGND，则单独打孔连接到完整的地层，避免跟功率器件的地连在一起。

（6）IC如果有单独的AGND，需要先连在一起，然后通过单点接到地层，一般是通过电阻或short pad接到VCC电容的GND；VCC电容要尽可能靠近IC的PIN脚摆放。

VCC电容和AGND参考设计

04

控制器整体布局

控制器是控制整个buck电路工作的核心，因此需要摆放在相对干净的位置，远离噪声源，例如功率电感，开关节点，驱动信号，高压电源层，功率器件地层等。

一般来说，控制器可以摆放在离功率器件较远的位置，只要控制信号和检测信号注意避开干扰源即可，但是对于集成MOS驱动的控制器，则需要靠近MOS摆放，避免驱动信号走线过长。

控制器尽量参考完整的地层，不要参考输入电源层和负载动态变化大的电源，例如12V输入，CPU或GPU核心电源层。

- 总结-

 

01

Buck电路原理图设计总结

    控制器根据电流需求选择合适的相数，以及满足输入输出电压范围要求
    VCC,AGND这些PIN脚的外围电路需要按照控制器要求进行设计
    Power good上拉电源需要在VCC之后上电
    MOS选型，上管选择Qg小的型号，下管选择Rdson小的型号
    电感的饱和电流和温升电流要大于实际的峰值电流和平均电流，对于DCR做电流检测的，需要选择DCR精度在±5%以内的电感
    输入输出电容需要确保耐压满足要求，可选择不同类型的电容混搭，输入电容还需要注意纹波电流有效值

 

02

Buck电路layout设计总结

    功率器件的电流回路面积尽量小，电感两个PIN的距离尽量远，SW区域下方不要有其他信号走线
    驱动信号走线尽量短而粗，并且跟其他信号保持距离，避免干扰到其他信号
    反馈信号需要差分走线，并避开干扰源
    IC功能设置的器件靠近对应的PIN脚摆放
    AGND通过单点接到GND
    VCC电容尽可能靠近IC PIN脚摆放
    控制器放在环境噪声小的位置，参考完整的地层

 

 

来源：晶丰明源