原创 干货|攻城狮在线丨LS104x画底板之前，你需要这份Checklist

今天由小编总结下 在 FET1043A- C 、 FET1046A-C 项目中遇到过的一些问题和解决办法，分享给大家 ， 希望对您的 开发过程 有些帮助。

开发板的 J28 ， J29 共 4 个网口是 由 Q SGMII PHY （型号 QCA8075 ）引出的，在数据手册中可以查到其默认的网口灯状态如下：

开发板中硬件连接方式是 LED_1000 控制绿色灯， LED_100 控制黄色灯，原理如下：

以千兆设备连接为例，开发板 link 状态下是绿灯常亮， active 状态下是绿灯闪烁，这种状态好像和我们平时用的网口灯状态不一样呢，一般大家都知道网口灯是一个常亮一个闪烁，我们继续看 芯片手册发现这几个灯的状态是可以改寄存器配置：

可供用户自定义的状态有很多，甚至可以定义 LED 灯的闪烁频率和占空比，用户可以根据自己的需求更改 LED 状态。

这是开发板上 JTAG 接口，有用户不需要 JTAG 功能就把这部分硬件 电路都删除掉了，结果就是有很大概率系统无法启动，原因就在于 CPU_TRST_B_18 不能悬空，需要给一个稳定的上拉状态。

这部分电路的作用是实现按键复位和软复位功能， RESET_REQ_B_18 是从 CPU 直引下来的信号， 电平为 1.8V ，底板上将其上拉到 3.3V 是有风险的，建议用户设计底板时做信号电平转换或者更换合适的复位芯片。

UA RT1 是开发板的调试串口，转为 RS232 电平引出，用户删除掉 RS232 电路后有概率不启动，原因是 UART1_SIN 引脚浮空时，会向系统发送乱码指令，卡在 uboot 倒计时阶段，不会继续启动系统，建议在 UART1_SIN 添加 10k 上拉到 3.3V 可以解决此问题。

开发板提供 2 路 R GMII ，一路在 核心板上板载 phy 芯片，直接引出到底板 EC1_TRX[3:0] ，另外一路 RGMII 在底板上连接了 AR8031 （位号 U18 ）。

用户在使用 FET1043A-C 核心板，如果删除掉底板 RGMII 的 phy 芯片，或者此芯片硬件异常，会导致核心板板载的 PHY 无法工作。

原因是在 FET1043A-C 平台上， MAC 的 时钟是由底板 phy 提供的，如果没有此路时钟，则核心板上的 RGMII 也无法工作。

遇到此问题用户可以联系 飞凌，通过修改软件解决。

开发板上使用 4 个模拟开关 N X3DV221TK 来切换 RGMII 和 IEEE1588 功能，用户删除 1588 接口，在删除 NX3DV221TK 的同时，请将核心板端的 RGMII 线连接至 phy 芯片。

LS104x底板上 QCA8075 （ 位号 U10 ）有 5 个 port ， Q SGMII+SGMII 模式，其中 SGMII 端口不建议使用，用户设计底板时可以将信号线 SGMII_TX/RX ， P4_TRX[0:3] 删除。

LS104x核心板提供 MDIO1 和 MDIO2 用于管理网络 phy 芯片，强烈建议用户按照开发板设计，使用 MDIO1 连接 千兆网卡， MDIO2 连接万兆网卡。

AQR107 芯片上连接了一个 SPI Flash ，必须要刷写固件后才能正常使用万兆网，用户如果自己做底板需要刷写固件，请联系飞凌，我们会提供烧写办法。

LS104x开发板上提供 mSATA 接口，在图中黄色字体备注了 RX 引脚的 P/N 反接问题，针对此问题，我们的标准镜像已经做好了适配，用户只需按照开发板的硬件线序连接即可，不需要翻转线序。

用户更改 Serdes 配置后，也要更改相对应的 Serdes 参考时钟，开发板提供 时钟选择的引脚SD1_REFCLK_SEL ， SD2_REFCLK_SEL 。如果时钟配置有问题，会造成核心板反复重启。

LS104x底板上的器件都是由核心板控制复位的，建议客户不要更改复位电路时序，会造成网络等设备不识别问题。

网络标号为 GPIO[0:7] 的信号是开漏的，需要在底板上加上拉，但不要超过 3.3V 电压，这组信号在核心板上电时会输出高电平，如果用作控制继电器等设备需要谨慎使用。

更多干货，点击飞凌嵌入式官网，进行了解