原创 Verilog用于仿真的任务和函数

2010-3-26 14:29 1802 1 1 分类: FPGA/CPLD


  • Verilog读取当前仿真时间的系统函数

    $time,$realtime,和$stime函数返回当前仿真时间。

    $time返回一个64位整数时间值。

    $stime返回一个32位整数时间值。

    $realtime返回一个实数时间值。

    返回值使用`timescale定义的时间单位。

    $timeformat控制时间的显示方式。

  • Verilog支持文本输出的系统任务:

    $display:输出参数列表中信号的当前值,并自动换行。

    $write:与$display相同,但不会自动换行。

    $strobe:与$display相同,只显示稳定的信号值。

    $monitor:监视参数列表中的变量,显示任何信号的变化
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
1
关闭 站长推荐上一条 /3 下一条