原创 时钟电路PLL

S3C2440有两个PLL（phase locked loop）一个是MPLL，一个是UPLL。

MPLL用于CPU及其他外围器件，UPLL用于USB（48MHZ）。用于产生FCLK， HCLK， PCLK三种频率，这三种频率分别有不同的用途：

FCLK是CPU提供的时钟信号。
HCLK是为AHB总线提供的时钟信号， Advanced High-performance Bus，主要用于高速外设，比如内存控制器，中断控制器，LCD控制器， DMA 等。

从S3C2440的DataSheet里可以看到，S3C2440最大支持400MHz的主频，但是这并不意味着一定工作在400MHz下面，可以通过设定MPLL, UPLL寄存器来设定CPU的工作频率。

PCLK是为APB总线提供的时钟信号，Advanced Peripherals Bus，主要用于低速外设，比如看门狗，UART控制器， IIS, I2C， SDI/MMC, GPIO，RTC and SPI等。

可以通过OM[3:2]来选择，