 

张倩_启威测实验室

文章：10 阅读：17267 评论：0 赞：55

启威测实验室致力于高速信号完整性测试验证，提供数字芯片与高速总线接口量测。13418568450

 好友  私信个人主页

启威测实验室致力于高速信号完整性测试验证，提供数字芯片与高速总线接口量测。13418568450

文章 10
原创 10
阅读 17267
评论 0
赞 55

原创【信号仿真】信号完整性SI仿真及USB3.1仿真案例分享

 2023-7-24 17:04  802 4 4 分类: 消费电子文集: 信号仿真

信号完整性仿真分析评估之前，需要先提供如下资料：

1. PCB设计源文件用途：仿真基本文件,考虑设计的真实互联情况。

2. 原理图源文件(pdf 即可)用途：检查及对照 pcb 板来评估拓扑及连接关系的准确度。

3. 需要仿真的信号需求列表

4. 主要器件的仿真模型和规格书（官网下载或者原厂索要，）模型有ibis 模型,spice 模型,s 参数模型等。

5. 连接器的 S 参数模型6. PCB板叠层信息及阻抗计算表格

什么是仿真分析

对产品的原理图或预研阶段提供的方案进行分析与诊断，对单板或背板可能出现的信号质量问题如反射、过冲、振铃、串扰等进行专业评估，提出合理优化建议或方案，选择拓扑结构，确定器件型号，同时出具信号完整性仿真分析报告。

信号完整性仿真分析服务流程及项目介绍：

信号质量分析：基于IBIS，Spice 模型的高速信号完整性仿真分析，保障信号质量，如过冲、振铃、单调性、噪声裕量、ISI（码间干扰）、SSN（同步开关噪声）等。串扰分析：对单板上的相邻信号进行串扰仿真分析。时序分析：高速信号的时序仿真和计算，确保时序满足系统要求。多板联合仿真分析：多板联合仿真一般为重要的高速信号仿真，需要对连接器、走线、过孔等互联元素进行三维建模处理，多板联合仿真可分析板级互联的信号质量。高速建模：构建高速系统中，传输线，连接器，过孔的模型,用于高速链路的仿真(如:S 参数，RLGC 矩阵模型，Spice 模型等)。

仿真的模型包括两种：

一种时有源的，如数字 IC；模型的形式是 IBIS，SPICE 模型。
一种无源的，如 PCB 上的走线，过孔，高速连接器；模型的形式是 RLGC 距阵模型，S 参数。

第一种模型我们只能从厂商获取，特殊的保密器件模型，只有最终用户(客户)才能提供，一般的通用器件，我们可以代客户获取。第二种模型是我们从 PCB 的设计文件上提取（高速连接器除外，需要厂商提供），用来做信号完整性仿真。
启威测实验室通过USB3.1信号仿真分析案例，带你进一步了解信号完整性仿真分析：

案例：仿真评估 5Gbps/10Gbps USB3.1 信号

1. 仿真信号列表

2、模型资料

3. 仿真结果及建议

4. 信号仿真结果

4.1 信号眼图：

波形说明：如上图分别是 5Gbps 是各个信号眼图，可以看出各个波形良好。

4.2 信号阻抗：

波形说明：如上图分别是各个信号阻抗，可以看出在发送和接受端阻抗突变，PCB 走线信号阻抗偏低，实际生产需要做调整。严格控制好阻抗。

4.3 信号损耗：插入损耗

回波损耗

过孔区域 3D 提取

3D 过孔孔径扫描优化

信号焊盘 0.4mm/0.5mm/0.6mm

3D 过孔反焊盘优化

▲ 反焊盘从 0.375mm/0.5mm/0.5mm 变化时，信号阻抗变化

▼ 评估最长走线长度：在 5Gbps, 走线长度超过 40inch 时，眼图不满足要求

▼评估最长走线长度：在 10Gbps, 走线长度超过 6.6inch 时，眼图不满足要求。

5、优化建议更换叠层结构，尽量使 L3 信号回流到地平面（其他的不做任何更改）如下图发现 L3 的高速信号底下参考平面不完整，L3 又离 L4 较近，大部分信号回流到 L4，不利于信号传输。

经过和板厂确认叠层做如下修改：

再次运行仿真，结果如下：上图分别是叠层改变前后眼图的变化，可以看出裕量较小的（45）和（89）两个通道眼高有大约 3mV。

▲ 到 5mV 的提升

评估更改叠层后最长走线：

长度：在 10Gbps, 走线长度超过 6.8inch 时，眼图不满足要求，眼高 72.4674mV

评估更改叠层前最长走线：

长度：在 10Gbps, 走线长度超过 6.8inch 时，眼图不满足要求，眼高 71.7817mV

6、结论

1. 以上仿真可以看出，更改叠层对信号有改善，裕量较小的（45）和（89）两个通道眼高有大约 2mV 到 4mV 的提升。对最大布线长度改善较小，有大约 1mV 的改善，布线采用的是 PCB 均匀走线。

2. 叠层再次修改建议：减小 L2/L3 间距，加大 L3/4 间距。如果和板厂沟通不能修改的话，那需要做其他的方面的优化，目前更改的叠层对信号改善有限。
启威测实验室信号完整性仿真技术能力一览表：

第一大类	第二大类	第三大类
高速串行信号仿真	DDR(LPDDR)/2/3/4/5 全通道	PI 仿真
1.PCIE	1.信号质量仿真	1.IR-drop 仿真
2.SATA	2.时序仿真	2.平面谐振分析
3.SAS		3.CPM电源纹波仿真
4.DP		4.PDN 阻抗分析
5.Edp		5.热电协调仿真
6.HDMI
7.USB
8.SFP
9.10G-KR
10.100G-KR4
11.56G PAM4
12.112G PAM4