原创 如何达到出神入化的倍分频

如何达到出神入化的倍分频

接触FPGA已经有一段时间了，像流水灯，数码管显示，计数器计数，甚至比较大的工程，都会用到将全局时钟进行分频或者倍频这个模块。网上也很多这样的资料代码，我个人觉得非常乱，没有一个系统而简洁的如何轻松去倍频，去分频，或者先倍频后再分频（如得到106MHz的时钟，可以先将50MHz倍频到1050MHz，再分频为105MHz）。下面只是个人的总结。如有雷同，纯属巧合。http://wenku.baidu.com/view/03c289eeb8f67c1cfad6b835.html(这是关于全局时钟的基本概念，引用一下)

首先说一下的是分频问题：整数分频，如三分频啊，五分频啊，六分频啊，八分频啊等等的N分频（N为正整数），又或者是，精确到将全局时钟分频为1KMz,200Hz,50Hz,1Hz等等。

其次说一下的是倍频问题：如两倍频，三倍频等等。