原创 TTL逻辑门电路

 2008-5-25 00:31  2252 3 3 分类: 模拟

三极管-三极管逻辑（TTL）电路是用BJT工艺制造的数字集成电路，目前国内产品型号为CT74和54系列，对应以前产品型号CT1000系列。本节以TTL与非门为例，介绍TTL电路的一般组成、原理、特性和参数。

TTL与非门内部基本结构如图2-18(a)所示，多发射极管T₁为输入级，T₂为中间级，T₃和T₄组成输出级。NPN型多发射极管T₁的基极类似于图2-16中多个二极管（发射结）的共阳极，当A、B、C中有一个或一个以上为低电平，对应发射结正偏导通，V_CC经R₁为T₁提供基极电流。设输入低电平V_IL =0.3V，输入高电平V_IH =3.6V，V_BE =0.7V，则T₁基极电位V_B1 =1V，T₂因没有基极电流而截止，因此T₃也截止。因为T₂截止，V_CC经R₂为T₄提供基极电流，T₄导通输出高电平V_OH （= V_CC – I_B4R₂-V_BE4 – V_D ），由于I_B2很小，忽略该电流在R₂上直流压降，则V_OH=5V-0.7V-0.7V≈3.6V。当A、B、C全为高电平或全部悬空，V_CC经R₁经T₁集电结（类似于图2-16中D₄）为T₂提供基极电流，T₂导通。此时，T₁基极电位V_B1（为T₁集电结T₂发射结T₃发射结三个PN结正向压降之和）=2.1V。T₂导通一方面为T₃提供基极电流，使T₃也导通，另一方面因T₂集电极电位V_C2（=V_BE3 + V_CES2）≈1V，使T₄截止。T₃导通，T₄截止输出低电平V_OL（= V_CES3）≈0.3V。由此可见，图2-18所示电路实现了“见0为1，全1出<?XML:NAMESPACE PREFIX = ST1 />0”的与非逻辑功能，是TTL与非门。

输入级多发射极管T₁不仅起到图2-16中D₁～D₄的作用，而且具有加快门电路开关速度的作用。在输入由低电平变为高电平（三输入接一起，或多余端悬空）时，T₂要由截止变为导通。输入变为高电平后，T₁相当于一倒置应用的三极管（发射结反偏，集电结正偏，输入高电平相当于电源），为T₂从截止变为导通提供较大的正向基极电流，加快T₂状态转换速度。在输入由高电平变为低电平时，T₂要由导通变为截止。输入变为低电平后，由于T₂ 、T₃存储的电荷尚未泄放，V_C1=1.4V（相当于电源），而V_B1 =1V，V_E1 =0.3V（T₁发射结正偏，集电结反偏，处于放大状态），T₁将从T₂抽取较大的反向基极电流，加快存储电荷的泄放，加快T₂状态转换速度。

T₃、T₄组成的推挽式输出级不仅具有提高开关速度的作用，而且具有提高带负载能力的作用。由于T₃、T₄工作状态相反，T₃截止、T₄导通，输出高电平，因为T₃截止，所以T₄导通所流过的电流全部流向负载，而不会被T₃分流，即带负载的能力提高了。同时此较大的电流，又可以减小输出电压上升时间；T₄截止、T₃导通，输出低电平，T₃导通能为负载电容提供较大的放电电流，减小了输出电压的下降时间。