摘自---机械工业出版社的《印制电路板设计》第二章 P28
个人看了感觉对PCB设计有帮助,就把它写到日志中,作为读书笔记,方便日后查看!
印制电路板的抗干扰设计原则
一、电源线的设计
1、电源是电路中所有元器件的能量来源。主要要求:功率、电位、频率、“干净度”等。
2、依据元器件的资料以及要求设计,估算出相应线路中的电流,确定电源的导线宽度,应在允许范围内加宽电源线。
3、保证板中电源线、地线的走向与数据传输的方向一致,可以增强抗噪声性能。
4、电源线的关键地方需要使用些抗干扰元器件。
5、电路板的电源输入端口应该接上相应的上拉电阻和去耦电容。
二、地线的设计
1、模拟地和数字地尽量分开,最后通过电感汇接在一起。
2、低频中地线应采用单点接地(可以部分串联后再并联单点接地);高频应多点接地。
3、将地线加宽(能通过3倍于电路板的允许电流)。
4、把敏感电路连到一个稳定的接地参考源上。
5、把高带宽的噪声电路和低频电路分开,使干扰电流不通过公共的接地回路影响到其他电路。
6、减小接地环路的面积,降低电路的感应噪声。
三、元器件的配置
1、保证电路板中的相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。
2、保证电路板中的时钟发生器、晶振和CPU的时钟输入端等尽量靠近,同时他们应该远离其他低频器件。
3、元器件应围绕电路中的核心器件进行配置,同时尽量减少和缩短各元器件之间的引线和连接。
4、按照频率和电流开关特性进行分区,保证噪声元器件和非噪声元器件之间有一定距离。
5、合理考虑电路板装箱的位置,让发热量大的处于上方。
6、缩短高频元器件之间的连线,同时减少分布参数和相互间的电磁干扰。
对于射频中元器件的配置:
1、敏感模拟信号应尽可能远离高速数字信号和射频信号。
2、保证高功率区至少有一整块地,同时最好保证上面没有过孔,另外地线上的覆铜越多越好,
3、集成电路芯片和电源的去耦都要考虑。
4、缩短高频元器件之间的连线,同时减少分布参数和相互间的电磁干扰。易受干扰的元器件不能挨得太近,输入和输出元器件应尽量远离。
5、尽量把高功率放大器(HPA)和低噪声放大器(LNA)隔离。(可以把它们放在板子的两面,或者让他们交替工作)。
四、去耦电容的配置
1、每10片左右的集成电路要加一片充放电电容。(10uf)
2、引线式电容适用低频电路;贴片式电容适用高频电路(贴片的寄生电感比引线的小很多)。
3、每个集成电路芯片都应布置一个0.01uf的陶瓷电容(可以4—8个芯片布置个1~10uf的钽电容)。
4、抗噪声能力弱、关断时电源变化大的器件(RAM、ROM)应在电源线和地线间接入高频去耦电容。
5、电容之间不要公用过孔,可以考虑打多个过孔接电源/地,另外电容的过孔要尽量靠近焊盘。
6、去耦电容的引线不能太长,尤其是高频旁路电容不能带引线。
五、降低噪声和电磁干扰的原则
1、尽量采用45o折线而不采用90o折线,可以减小高频信号对外的发射与耦合。
2、可以串联一个电阻来降低控制电路上下沿的跳变速率。
3、石英晶振的外壳一般要接地,另外石英晶振下面和对噪声特别敏感的元器件下面不要走线。
4、闲置不用的门电路输出端不要悬空,闲置不用的运放正输入端要接地,负输入端接输出端。
5、时钟线垂直于I/O线比平行于I/O线干扰小。
6、尽量让时钟信号电路周围的电势趋近于0,用地线将时钟区圈起来,时钟线要尽量短。
7、I/O驱动电路尽量靠近印制板边缘,同时总线、时钟和片选信号等要尽量远离I/O线和接插件。
8、电路板中的任何信号都不要形成环路,如果不可避免,应该尽量减少相应的环路面积。
9、对于告诉印制电路板来说,电容的分布电感不可以忽略,同时电感的分布电容一般也是不可忽略的。
10、通常功率线、交流线尽量布置在和信号线不同的板上,如果非要将他们布置在同一块印制电路板上,那么这时功率线、交流线应该和信号线分开走线。
11、元件的引脚要尽量短。
12、需要时,线路中加铁氧体高频扼流圈,分离信号、噪声、电源、地。
六、其他设计原则
1、CMOS的输入阻抗很高,而且易受感应,隐藏在使用时对未使用的引脚要通过电阻接地或接电源。
2、有接触器、继电器、按钮等元件时,应采用RC电路来吸收放电电流。
3、数据总线、地址总线和控制总线加10K欧姆左右的上拉电阻,有利于抗干扰。
4、数字电路中采用全译码要比线译码具有较强的抗干扰性。
5、元器件不使用的引脚可以通过上拉电阻(10K)来接电源,或与使用的引脚进行并接。
6、数据总线、地址总线或控制总线要尽量一样长短,同时还要尽量短。
7、PCB板两面的线尽量垂直布置,防相互干扰。
8、发热的元器件(如大功率电阻等)应避开易受温度影响的器件(如电解电容等),有利于保证电路的稳定性。
文章评论(0条评论)
登录后参与讨论