原创 总线不要上拉下拉电阻可以保持既有的电平状态吗？

A：可以的。有一种叫做“总线状态保持电路(bus-hold circuit)”就可以。这种电路主要是为了节能而

提出的。

如图就是一种极为简洁的方案电路，它是通过总线状态维持电路将保证待用总线处于一个确定的逻辑电平的。这种电路通过电阻Rf反馈同相缓冲电路的输出信号到输入端，建立一个双稳态电路(存锁器)。理解这个电路不妨与我们学习过的运放正反馈电路相比较，那样理解起来比较容易。

让我们来好好了解这个电路：首先假设一个活动总线驱动器已将总线转换成换高电平。

这就是说，一个高电平也存在于“the bus-hold circuit buffer（总线状态维持电路缓冲器）”的输出上了，因而反馈电阻器Rf上并没有电流流过。微安级的电路泄漏电流定位了“bus-hold circuit（总线状态维持电路）”的电耗（水平）。

如果实际的总线驱动器要释放总线而变成待用状态，该“bus-hold circuit”将通过反馈电阻器Rf来维持（总线原有的）高电平，至此，除泄漏电流之外，不再有电流流过。只有在总线由高到低转换期间，才有短暂的尖峰电流出现在这些“bus-hold circuit（总线状态维持电路）”里，这对CMOS电路也是难免的，反之亦然。尽管如此，它的动态电耗要比上面讲到的使用上拉电阻少几个数量级。