项目日志5——AD调试（Virtual JTAG接收窗口）

         这几天花了点时间，做了一个简单的Virtual JTAG接收调试窗口，如图1所示。也借着这个机会稍微再对tcl/tk更熟悉了一些。

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /><?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

图1

使用时一般是先GetHardwareName，然后SelectHardwareàByteBlasterII，最后按下ReadChannel 0-7按钮可以得到下面的数据。第一组是连接到做测试的AD芯片的接收端，数据和实际相符，而后面一些数据时内部测试用的模拟数据，也都吻合实际数据。WriteIR和WriteDR是个空壳子，还不能够使用，以后需要的时候花点时间再补强一下功能。

Sample The 0 channel value : 0xBC

Sample The 1 channel value : 0x11

Sample The 2 channel value : 0x22

Sample The 3 channel value : 0x33

Sample The 4 channel value : 0x44

Sample The 5 channel value : 0x55

Sample The 6 channel value : 0x66

Sample The 7 channel value : 0x77

Tcl/tk脚本：

 https://static.assets-stash.eet-china.com/album/old-resources/2010/3/8/28700d95-cf68-4777-be60-a5cd1c9ab7cb.rar

Verilog脚本（包括Virtual JTAG的例化）：

 https://static.assets-stash.eet-china.com/album/old-resources/2010/3/8/711a2101-7e34-4aab-b95a-62880f2d9fdf.rar