原创 Cyclone II synopsis

1.时钟网络和锁相环

a.专用时钟引脚 CLK[]

b.双用途时钟引脚 DPCLK[]

c.全局时钟网络

d.时钟控制块

e.锁相环

     特性：分频、倍频；相移；可编程的占空比；3个内部时钟输出；专用的外部时钟输出；差分I/O的时钟输出；手动的时钟转换；带宽可编程；门控锁相信号；3种不同的时钟反馈模式；控制信号；

2.内嵌存储器

3.I/O结构

a.外部存储器接口

     分为SDR SDRAM、DDR SDRAM、DDR2 SDRAM、QDRII SRAM等

b.可编程驱动能力

c.输出漏极开路

d.总线保持

e.可编程的上拉电阻

f.高级IO标准支持

     分为LVTTL/LVCMOS、sstl-2 class I/II、sstl-18 class I/II、hstl-18 class I/II、hstl-15 class I/II、pci/pci-x、LVDS、rsds/mini-rsds、lvpecl

g.串行片上终端电阻

h.IObank

i.多种电压I/O接口