-
用户157189
2008-8-26 22:10
-
risc资料收集
-
1 基本型 8051 vhdl代码。 http://www.cs.ucr.edu/~dalton/i8051/ 2 改进型 8051 vhdl代码。 http://www.oregano.at/start.htm 3 RISC MCU --Latti ...
-
-
用户157189
2008-8-26 22:03
-
Verilog中generate用法
-
generate可以用for,case,if。其中,generate实例化多个器件很简洁。 generate genvar j ; for(j=0;j=INST_NUM;j=j+1) begin : inst ...
-
-
用户157189
2008-8-21 13:58
-
timescale
-
timescale在仿真的时候需要注意: 1,如果不设置,modelsim默认1ps/1ps,vcs默认1s/1s 2,可以通过printtimescale打印出来指定模块的timescale,如下 Init ...
-
-
用户157189
2008-8-16 01:37
-
在AS3下进行EDA工具的安装
-
1,环境host :xp ; guest : AS3 ; 采用vmware虚拟AS3 ; 2,安装成功的工具: acrobat7.1; dc200406 ; astro200406sp1 ; vcs6.1 ;pt200406 ;sold. ...
-
-
用户157189
2008-8-15 17:46
-
脚本方式运行Modelsim
-
modelsim 可以写成.tcl 文件,然后在modelsim中source即可。 ****************************************************************************************** ...
-
-
用户157189
2008-8-14 00:14
-
Lib生成db库
-
我知道的两种方法: 1,lc_shell 2,使用dc: read_lib *.lib write -format db mem.db ------------------------------------------------------ ...
-
-
用户157189
2008-8-13 23:48
-
FreeEDA blog开张了!
-
本Blog专注于EDA工具使用方法及技巧的讨论,希望对IC设计工程中使用到的EDA工具进行讨论。 1,包括vcs,modelsim,dc,pt,soc encounter等工具; 2,对perl,t ...
-
关闭
站长推荐
/1