-
用户60452
2007-2-2 23:15
-
同步FIFO之VHDL描述3
-
同步 FIFO 之 VHDL 描述 3 今天又重新安装了 UltraEdit, Quartus II6.0 和 Modelsim SE 6.0 ,这次安装以后 ...
-
-
用户60452
2007-2-2 00:12
-
同步FIFO之VHDL描述2
-
同步 FIFO 内部通过控制电路和 RAM 实现,控制电路主要包括写指针管理电路,读指针管理电路,以及 FIFO 状态判断电路,对于同步 FIFO 来讲,读和写 ...
-
-
用户60452
2007-1-31 23:45
-
原来是我的系统的问题
-
上个星期六用的时候还好好的,星期天装了几个软件,一个是UE,一个是QuartusII6.0,还有一个是Modelsim SE 6.0装完之后软件的使用都是正常的。 ...
-
-
用户60452
2007-1-29 23:58
-
同步FIFO之VHDL描述1
-
同步 FIFO 之 VHDL 描述 同步 FIFO 的意思是说 FIFO 的读写时钟是同一个时钟,不同于异步 FIFO ,异步 FIFO 的读写时钟是完 ...
-
-
用户60452
2007-1-27 17:51
-
关于FPGA复位可靠性的一些体会
-
关于 FPGA 复位可靠性的一些体会 以前从来没有对 FPGA 的复位可靠性关注过,想当然的认为应该不会有什么问题。当问题真正出在复位上 ...
-
-
用户60452
2007-1-27 14:59
-
感冒一个礼拜了
-
感冒一个礼拜了,到现在还没有完全好。 从上个礼拜天开始,我就感觉身体有点发冷,我知道这次肯定坏了,因为我一旦身 ...
-
-
用户60452
2007-1-6 10:37
-
内容可寻址存储器MCM69C232及其应用
-
内容可寻址存储器MCM69C232及其应用 华中科技大学 杨黎明 内容可寻址存储器CAM(Content-Addressable Memory)是以内容进行寻址的存储器,是 ...
-
-
用户60452
2006-12-30 13:53
-
逐步理解SystemGenerator(SG)
-
System Generator ( SG )是一个系统级(或 算法 级)的设计工具,是 DSP 高层系统设计与 Xilinx FPGA 实现之间的“桥梁”。它借助 ...
-
-
用户60452
2006-12-21 13:26
-
硬件开发的基本准则
-
1 充分了解各方的设计需求,确定合适的解决方案 启动一个硬件开发项目,原始的推动力会来自于很多方面,比如市场的需要,基于整个系统 ...
-
-
用户60452
2006-12-20 13:36
-
基于CPLD的位同步时钟提取电路设计
-
王志梁 刘笃仁 西安电子科技大学 引言 异步串行通信是现代电子系统中最常用的数据信息传输方式之一,一般情况下,为了能够正确地对 ...
-
-
用户60452
2006-12-20 13:32
-
基于FPGA的TCP粘合设计与实现
-
程文青,曾鸣,黄建 (华中科技大学 电子与信息工程系,湖北 武汉 430074) 传统的数据分流一般基于三层、四层交换,不能在应用层解析 ...
-
-
用户60452
2006-12-19 13:21
-
FIR滤波器的TI54X系列DSP的实现
-
FIR滤波器的TI54X系列DSP的实现 这个程序是在前年的时候写的,现在发出来供大家参考。已经有2年没有用DSP了,感觉有点陌生了。以下是 ...
-
-
用户60452
2006-12-18 13:28
-
c语言复习小记2
-
今天把指针的内容看完了。感觉c语言的指针真的是博大精深啊! 字符串指针在处理多个字符串的时候是非常方便的,例如有多个字符串需 ...
-
-
用户60452
2006-12-16 16:10
-
c语言复习小记
-
c语言复习小记 今天把c语言的指针和有关排序的算法复习了一下。 c语言的指针确实很灵活,尤其和数组结合起来用的时候,非常方 ...
-
-
用户60452
2006-12-15 12:12
-
并串转换之VHDL描述
-
昨天在论坛上看到有人帖出了他写的并串转换VHDL代码,但是他自己说有问题,但是不知道怎么改。我大概看了一下,发现思路还是比较乱的。于是就写 ...
-
关闭
站长推荐
/2