标签: TBT

在电子产品发展的过程中，高速接口的演进让消费者在使用上越来越方便，从早期由不同厂商主导的多样化硬件接口，到现在由各个主要协会带领整合所有会员的贡献、制定共同标准，在这些共同标准中又有许多功能可选择性支持，让产品基于不同市场能被弹性应用。下面就让我们来看看高速接口的演进与未来趋势。 » 影音传输接口的演进 早期计算机不普及，显示应用主要在电视接口为模拟讯号的AV端子及S端子，1990年计算机开始发展，计算机屏幕与电视慢慢变成显示市场的两大主流，分辨率提高的要求下由VGA到DVI与HDMI，从模拟转变为数字讯号，而HDMI的发展主要由电视影音相关领域的品牌所主导，一个是连接天线、机顶盒、播放器、或游戏机远距离观看，另一个为连接计算机近距离使用，在功能与要求差异的推动下，2006年VESA提出DisplayPort架构，与HDMI成为屏幕两大主要接口，但HDMI仍旧为电视的主要接口。 DisplayPort 1.3的推出让数据带宽来到的32.4Gbps，也迫使HDMI必须往上增加带宽，支持更高分辨率与更新率，因此在2017年推出HDMI 2.1 (48Gbps)；USB-IF以及VESA在取得Intel授权Thunderbolt技术后，在Type C 接口上推出DisplayPort 2.0 (80Gbps) ，最高可支持16K@60Hz，并且可与USB4的数据流同时传输，让DisplayPort在计算机周边广泛被应用，但在电视领域生态链的采用率仍然偏低，主要原因是VESA与HDMI分属不同生态系与组织，背后有不同的大厂支持，已不单纯是技术与功能考虑，而是大厂对于市场的影响力。 图1：影音传输接口的演进 » 传输接口发展 接下来我们从另一个角度来看看技术的演进，由下图可以看出拉高传输速度的领头羊就是PCIe，近20年的电子发展CPU、GPU或各式各样的核心处理器主流都是应用PCIe作为IC对外的主要传输总线，因为IC设计能力提升，加上半导体制程进步使得PCIe1由2.5Gbps per lane到现在PCIe6的64Gbps per lane；但PCB的材质也渐渐地走到了可量产的物理极限，所以在传送端与接收端的补偿机制如Pre-amp、Pre-shoot、amplitude negotiation、CTLE、FFE、DFE等技术的导入都是为了克服PCB板材与Cable线材的损耗。 我们也观察到SATA与SAS这类的储存应用界面正被PCIe直接取代，因为SSD的崛起，架构上让PCIe直通、减少其他IC的桥接、简化设计；加上Thunderbolt、USB、DisplayPort这些界面都融合到Type C上，界面应用的整合虽然对消费者来说是非常方便的，把影像、声音、数据、控制与电源全部整合，但对于IC与产品开发者却要花费更多的资源与时间去验证各式各样排列组合的兼容性，这也是协会与认证实验室的重要性，确保大家有一致性的作法，让成千上万的产品到消费者手上皆能被正常使用。 图2：高速传输接口的演进 谈到接口的未来发展，大家可以想想IEEE802.3，他是网络通讯的基石，技术上是走在高速接口的前端，如下表Ethernet最高已经到112Gb/s，单纯用NRZ架构一次传一个bit已不够用，所以有了PAM架构让数据可以一次传2个bit以上，因为频率已无法再提升，因此只能用电压幅值大小的区别来传送更多数据量，数据协议也不在底层架构下区分，以上特征即是未来接口发展的趋势。上面有提到USB4和DisplayPort 2.0应用到Thunderbolt的技术，如果大家了解Thunderbolt的CIO ( Converged-IO ) Protocol，它早期的传输速度是10.3125 Gb/s与20.625 Gb/s，还有装置识别用相似于IP的概念，没有区分数据型态皆可用Tunneling方式承载，这些都跟Ethernet技术类似。也就是说Data Center的技术应用走得最快但相对成本高，成熟后会应用到消费性电子。 表1 随着云端数据库的蓬勃发展，可以预见大多数终端产品不需具备强大功能，只需注重在输入接收如录像及拍照，还有输出呈现如画面声音播放有足够的处理能力，大量数据储存与运算能力可以藉由Data Center来完成；所以Data center无论有线无线的网络通讯都需要在硬件技术飞速成长，以符合越来越多云端应用以及海量数据的智能运算，因此量子计算机技术的发展以及6G星链的讨论都是为强大的Data Center预做准备，当然，随即延伸而来的资安黑客问题，就是另一个大家关心的话题了。 图3：高速传输接口的演进 作者 GRL大中华区总经理 庄益林 Alan Chuang 具仪器业界超过七年的服务经验，熟悉各传输界面技术与应用，现担任GRL大中华区总经理，负责大陆区与台湾区三个实验室的业务拓展与未来发展目标。

Q： 20G和20.625G的应用差异是什么？为什么要有20.625G？ A：从Thunderbolt 4 开始，各位只要看到速度后面有小数点，比如说20.6或者是10.3，这个代表的是Thunderbolt的mode，它走的是Thunderbolt的速度；至于20G跟10G，如果您看到的是这种没有小数点的，整数的数字，代表的是USB的mode，走的是USB4的速度；主要是由于Thunderbolt可以完全兼容USB，所以当它是Thunderbolt mode的时候就是您看到的20.625G，到了USB mode的时候就是20G。 Q： TBT4 1-4 port, 是否有区分Upstream/downstream呢? A：这个问题应该是针对Device的，就如刚刚我们研讨会上有介绍，目前三块公版设计都是配置4个Thunderbolt的Port，而且都是切成一个Upstream和三个Downstream的设计，当然如果您本身想要有额外设计的话，因为这个可能会牵涉到它的PD和IC，例如有的朋友想设计成两个Upstream和两个Downstream之类的对称性设计，这种状况能不能允许还需后续跟Intel讨论。但是，就以目前Intel Reference Design的架构，目前的配置都是一个Upstream和三个Downstream。 Q： Host TBT3-AR 支持 PD3.0 ，但是Device TBT3-AR 是否有支持 PD2.0呢? A：这个问题应该说AR是一开始推出的，若各位有印象的话，一开始推出的AR时代，它的PD版本无论是Host 还是Device，在一开始都是PD 2.0，它的切换点大概是在AR的末期到TR的初期，切换成PD 3.0，其实两种配置都可以，但是因为只有一开始的设计是2.0，所以后来Intel这边还是建议各位直接使用3.0的设计。 Q： Goshen Ridge 和 Titan Ridge，这些不同的ridge之间有什么区别？ A：Intel每一代的芯片都会用Core name,Titan Ridge或是Goshen Ridge都是芯片的Core name, 我们也可以从芯片的core name来得知他是哪一个世代的TBT产品。 Q： 想请问TBT3/TBT4Host(PD 15W) 是否都可以支持PD 行动电源并对powerbank充电? A：因为PD是一个通用的规格，所以原则上Thunderbolt的Host是一定支援PD，而且它是一个DRP，或者说它至少是一个Source的配置，只要你的行动电源本身是支持PD（有PD的IC在里面），而且它是一个sink的概念，就能够充电，如果单纯只是一个Power bank，但是不支援PD，那么就是不能充电。 Q： 可以再次说明一下BKC吗？而且针对BKC，我们可以做一些什么项目？ A：BKC全名是Best Known Configuration, 他是一个package档案，里面包含了BIOS, EC, Firmware等等，可以从Intel的database里(Intel VIP)找到最新的BKC版本，或是直接联系贵司对应的Intel PAE来得知目前BKC版本。 Q： TBT4 Host 标准流程SOP与快速流程FCP分别是多久？ A：根据我们的经验，标准流程SOP正常测试，（若您的产品是一个Port）产品在测试期间没有任何的Fail，大约需要3周的时间取得认证；快速流程FCP在同样的条件下，大约需要1周的时间取得认证。两者之间的时间差距有时候会接近两倍。 Q： AMD RYZEN芯片是否需要在主芯片到DP PORT间加上RETIMER?会有何影响? A：其实RETIMER的用意是用来做信号的延展，因为现在都是走高速信号，总线长度超过一定数值后，信号就会有一定的衰减，因此，做电信测试的时候，会产生Fail的状况。那么要不要用RETIMER，取决于1）您这个芯片是否支援RETIMER 信号，大致上其实应该都是可以的。2）再来就是，若能搭配RETIMER，您需要透过RETIMER来增强您产品的信号强度，您就可以选择去搭配，这是一个可选择性的。 关于RETIMER会有什么影响，像是大家都知道RETIMER是有信号延展的效益，但是它也会造成一些抖动的产生，有noise的干扰。所以要不要加RETIMER取决于您产品本身的设计。 Q： 请问如果device(eGPU Docking)需要送NV / AMD吗? A：如果您的Device是eGPU的话，那么我们建议您至少NV和AMD的显示卡都各送一块。 Q： Thunderbolt 3 Host DP Stream仅支持1，但是介绍没有特别的说明差异这与Thunderbolt 4 Host DP Stream支持2 ，除数量上有所不同外，是否还有其他不同? A：关于Thunderbolt其实有一个multi-stream的功能， 过去的话，Thunderbolt 3 Host的配置其实是可以是一个Stream或者是两个Stream，但从Thunderbolt 4开始，其标准配备是2个Stream，其他的话跟DP没有什么太大的差异。 Q： DP Stream 支持的数量是否影响FV中Daisy chain的测试？ A：不会。测试中，一样最多接到5个。 Q： TBT4 单个display最大能support 多少resolution？TBT4 2个display 最大能support多少resolution？TBT4 3个display 最大能support 多少resolution？ A：如今天的研讨会上面提到的一样，只要有一个Thunderbolt的Port就最多可支援40G的频宽，如果您的产品是4K 60分辨率的Monitor的话，大概要16G；如果您的产品是8K 60分辨率的Monitor，大概要35G左右。就目前市面上的Monitor而言，如果要满足8K 60分辨率的话，必须要同时满足接2个DP Port。 版权申明：如需转载请注明出处，违者必究。