标签: i2s

以下是一个简单的HC32L073 I2S DMA功能代码示例，用于单通道（左通道）16位数据宽度和48KHz采样率： ```c #include "hc32_i2s.h" void I2S_DMA_Init(void) { I2S_InitTypeDef I2S_InitStructure; DMA_InitTypeDef DMA_InitStructure; // 使能I2S外设时钟 RCC_APB2PeriphClockCmd(RCC_APB2Periph_I2Sx, ENABLE); // 配置I2S参数 I2S_InitStructure.I2S_Mode = I2S_Mode_MasterTx; // 主发送模式 I2S_InitStructure.I2S_AudioFreq = 48000; // 采样率为48KHz I2S_InitStructure.I2S_BitsPerSample = I2S_BitsPerSample_16BIT; // 16位数据宽度 I2S_InitStructure.I2S_ChannelSize = I2S_ChannelSize_1; // 单通道 I2S_InitStructure.I2S_CommMode = I2S_CommMode_NoInterrupt; // 无中断模式 I2S_InitStructure.I2S_CPOL = I2S_CPOL_Low; // 低电平有效 I2S_InitStructure.I2S_CPHA = I2S_CPHA_Left; // 左对齐 I2S_InitStructure.I2S_DataFormat = I2S_DataFormat_NonInterleaved; // 非交错格式 I2S_InitStructure.I2S_Prescaler = 256; // 预分频器值为256 I2S_Init(I2Sx, &I2S_InitStructure); // 使能DMA外设时钟 RCC_AHBPeriphClockCmd(RCC_AHBPeriph_DMA1, ENABLE); // 配置DMA参数 DMA_DeInit(DMAx); DMA_InitStructure.DMA_PeripheralBaseAddr = (uint32_t)&I2S_DATA; // I2S数据寄存器地址 DMA_InitStructure.DMA_MemoryBaseAddr = (uint32_t) // 缓冲区地址 DMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralDST; // 外设目标模式 DMA_InitStructure.DMA_BufferSize = sizeof(buffer); // 缓冲区大小 DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable; // 外设地址不自增 DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable; // 内存地址自增 DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord; // 外设数据宽度为半字 DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_HalfWord; // 内存数据宽度为半字 DMA_InitStructure.DMA_Mode = DMA_Mode_Normal; // 正常模式 DMA_InitStructure.DMA_Priority = DMA_Priority_High; // 高优先级 DMA_InitStructure.DMA_M2M = DMA_M2M_Disable; // DMA到内存不使用内存到内存传输模式 DMA_Init(DMAx, &DMA_InitStructure); // 使能DMA外设 DMA_Cmd(DMAx, ENABLE); } ``` 请注意，您需要根据您的硬件连接和需求修改此代码。例如，您可能需要更改I2S引脚、DMA通道等。此外，您还需要定义一个缓冲区`buffer`来存储音频数据。

  深圳市千兆科科技有限公司 0755-23062736 www.giga-science.com   I 2 S总线解码分析 嵌入式系统中包含许多不同类型的设备，在传统上这些设备一般用并行总线相互通信及与外部通信。但是到今天，嵌入式系统中越来越多的串行总线来替代并行总线,这都出于串行总线的优势：1.减少了信号数量，就节省了电路板的空间  2.嵌入式时钟  3.差分信号具有良好的抗干扰能力  4.良好的纠错能力。所以现在也有各种各样的设备来分析这些串行总线，有专门的、针对性非常强的总线协议分析仪，有在示波器上增加总线分析的选件，但这些设备都价格不菲。更关键的是每增加一种总线分析，就将交上这一笔不菲的费用。今天想让大家了解的是一种免费且全面的方案，Acute PC based逻辑分析仪标配低速串行总线的解码分析功能，所支持的总线几乎囊括了当下所有流行的低速串行总线，我们将以一个系列来介绍Acute PC based逻辑分析仪在低速串行总线解码方面的应用，这期我们将首先介绍I 2 S总线的解码分析，首先让我们来看下I 2 S的简介。 I 2 S简介 I 2 S是IC间传输数字音频数据的一种接口标准，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，常被使用在传送CD的PCM音频信号到CD播放器中的DAC上。在I 2 S的标准中，规定了硬件接口规范及数字音频数据的格式，采用序列的方式2组(左右声道)数据。由三条传输线组成： 1.频率线(SCK)，对应数字音频的每一位数据，SCK都有1个脉冲。SCLK的频率=2×采样频    率×采样位数。 2.字符选择线(WS)，为"1"表示正在传输的是左声道的数据，为"0"则表示正在传输的是右    声道的数据。 3.数据线(SD)，用二进制补码表示的音频数据，数据格式最大到20 bits。 Acute PC based逻辑分析仪针对I 2 S总线可做的分析功能如下：  1. 将波形字段解析出来:      这是总线分析解码最基本的功能，所以这个是必备，请参考下图中的实际案例。  2.将波形以声音波形绘制出来 :      可于波形区画出声音的波形，这也是Acute PC based 逻辑分析仪在I 2 S总线分析的特别功     能之一，在使用 I 2 S 总线作为音频传输的开发阶段,常常会以正弦波或三角波来测试I 2 S     传输数据是否有错误, 这时候, 若直接去看数值, 会变得很浪费时间及很难直观的观察。     因此, 能把 I 2 S 所传输的数据能以声音波形的方式呈现出來, 将会很直观且立即看出是否     正常，请参考下图中的实际案例 。   3.录音重放 :    此功能可以把所有数据收集起来后，于分析完毕后进行播放。您可以用最快的方式确认   声音是否已经正常传送，而不必逐项检视数据。由于播放的时间长度，会根据逻辑分析   仪能纪录的数据深度有关，建议您可将逻辑分析仪的数据深度拉大，并减少逻辑分析仪   使用的通道数量。 Acute PC based逻辑分析仪针对I 2 S总线的硬件触发： 上面我们介绍了Acute PC based逻辑分析仪针对I 2 S的解码分析应用，接下来Acute PC based逻辑分析仪还有一整套针对I 2 S的硬件触发电路，对于工程师来说，完善的触发可以帮助工程师迅速的定位他们所需的问题。接下来我们就重点来看下Acute PC based逻辑分析仪在I 2 S触发方面的优势:   1.启用I 2 S触发      到「硬件参数设置」选择「I 2 S Trigger」，如下图所示。取样率范围从1Hz到200MHz，      实际使用的内存深度根据您的需求调整。             2.触发参数设置      按下「确定」后，点击工具栏上的「触发条件」或是从菜单的「硬件」点击「触发条      件」，点击「I 2 S总线协议触发」，会出现如下图所示。         a.通道設置      选择通道，I 2 S需三个通道组成一个信号组(SCK, WS, SD)。     b.数据宽度      设置触发数据的位数，1-32(bits)，通常为 8, 12, 16, 24, 32。     c.通道选择      可选择Both, Left, Right声道来触发。     d.数据格式      设定触发的数值时可选择使用Value，Voltage，dB三种方式来输入设定值。       ● 选择Value时： 直接输入I2S数值。       ● 选择Voltage时： 需要在满格电压值的字段里先输入以电压的最大值，触发的范围                                       由负满格电压值到正满格电压值之间。       ● 选择dB时： 直接输入欲触发的衰减dB值。       当数据格式选择Value时Pattern中的数值可输入十六进制或十进制。十六进制时后面需       加一个"h"，十进制则不用任何辨识符号。例如：65(十进制)及 41h(十六进制)。       触发方式选择Data Match时可以设定不同的条件来进行触发，如:=(等于)，       !=(不等于)，(小于)，(大于)，In Range(Pattern A及Pattern B之间)，Out Range(Pattern       A及Pattern B之外)。       Duration(# of frames)，与Pass count不同，此参数是指连续且不中断的符合触发条件时       就触发，可输入范围1 ~ 65536。     e.触发方式       ● Data Match： 音频数据值的比对，信号符合条件时即触发。       ● Rising Edge： 上升缘触发，比较相同声道中的连续两个信号，后面的信号比前面                                   的信号还大并且相差值超出设定值即触发。       ● Falling Edgd： 下降缘触发，比较相同声道中的连续两个信号，后面的信号比前面的                                    信号还小并且相差值超出设定值即触发。       ● Glitch： 毛刺触发，针对讯号突然上升/下降后马上下降/上升形成一个毛刺时使用，                        当信号突然上升/下降的幅度超过设定值即触发。             ● Mute： 设定值为P时，当讯号X在-P X +P的范围内则触发。             ● Clip： 若设定值为P时，当讯号X在–P X ∪ +P X的范围内则触发。       ● Timing Violation： 间检查，提供六种设定时间的条件，当六种设定条件中的任一                                         条件符合时就触发，能有效地帮助使用者作验证，找出错误的                                         地方。          补充说明，因为Timing Violation需要比较准确的验证，只允许在硬件设置为200MHz          Sample Rate的时候才能使用。          Master： 预设Master时的建议值。          Slave： 预设Slave时的建议值。          Custom： 可自定义时间检查的参数。          SCK Period Min.： 当Clock的周期小于设定值就触发。          SCK Period Max.： 当Clock的周期大于设定值就触发。          SCK High Duty Min.： 当Clock High小于设定值的时间就触发。          SCK Low Duty Min.： 当Clock Low小于设定值的时间就触发。          Setup Time： 由Clock边化缘往前找，直到Data转态为止的这段时间就是Setup Time，                                 当Setup Time小于设定值就触发。          Hold Time： 由Clock边化缘往后找，直到Data转态为止的这段时间就是Hold Time，                                当Hold Time小于设定值就触发。        总结 到此为止，这一期关于I2S总线的解码分析功能介绍完毕，总体来说深圳市千兆科科技有限公司所代理的Acute TL2236 PC Based逻辑分析仪针对I 2 S总线的分析，提供了高效而又全面的解决方案。当然最关键它是免费的，只要你购买了Acute PC Based逻辑分析仪，你就拥有了它。下一期我们将介绍PC based逻辑分析仪串行解码分析系列之二—I 2 C，敬请期待 !

  深圳市千兆科科技有限公司   0755-23062736 www.giga-science.com   I 2 S总线解码分析 嵌入式系统中包含许多不同类型的设备，在传统上这些设备一般用并行总线相互通信及与外部通信。但是到今天，嵌入式系统中越来越多的串行总线来替代并行总线,这都出于串行总线的优势：1.减少了信号数量，就节省了电路板的空间  2.嵌入式时钟  3.差分信号具有良好的抗干扰能力  4.良好的纠错能力。所以现在也有各种各样的设备来分析这些串行总线，有专门的、针对性非常强的总线协议分析仪，有在示波器上增加总线分析的选件，但这些设备都价格不菲。更关键的是每增加一种总线分析，就将交上这一笔不菲的费用。今天想让大家了解的是一种免费且全面的方案，Acute PC based逻辑分析仪标配低速串行总线的解码分析功能，所支持的总线几乎囊括了当下所有流行的低速串行总线，我们将以一个系列来介绍Acute PC based逻辑分析仪在低速串行总线解码方面的应用，这期我们将首先介绍I 2 S总线的解码分析，首先让我们来看下I 2 S的简介。 I 2 S简介 I 2 S是IC间传输数字音频数据的一种接口标准，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，常被使用在传送CD的PCM音频信号到CD播放器中的DAC上。在I 2 S的标准中，规定了硬件接口规范及数字音频数据的格式，采用序列的方式2组(左右声道)数据。由三条传输线组成： 1.频率线(SCK)，对应数字音频的每一位数据，SCK都有1个脉冲。SCLK的频率=2×采样频    率×采样位数。 2.字符选择线(WS)，为"1"表示正在传输的是左声道的数据，为"0"则表示正在传输的是右    声道的数据。 3.数据线(SD)，用二进制补码表示的音频数据，数据格式最大到20 bits。 Acute PC based逻辑分析仪针对I 2 S总线可做的分析功能如下：  1. 将波形字段解析出来:      这是总线分析解码最基本的功能，所以这个是必备，请参考下图中的实际案例。  2.将波形以声音波形绘制出来 :      可于波形区画出声音的波形，这也是Acute PC based 逻辑分析仪在I 2 S总线分析的特别功     能之一，在使用 I 2 S 总线作为音频传输的开发阶段,常常会以正弦波或三角波来测试I 2 S     传输数据是否有错误, 这时候, 若直接去看数值, 会变得很浪费时间及很难直观的观察。     因此, 能把 I 2 S 所传输的数据能以声音波形的方式呈现出來, 将会很直观且立即看出是否     正常，请参考下图中的实际案例 。   3.录音重放 :    此功能可以把所有数据收集起来后，于分析完毕后进行播放。您可以用最快的方式确认   声音是否已经正常传送，而不必逐项检视数据。由于播放的时间长度，会根据逻辑分析   仪能纪录的数据深度有关，建议您可将逻辑分析仪的数据深度拉大，并减少逻辑分析仪   使用的通道数量。 Acute PC based逻辑分析仪针对I 2 S总线的硬件触发： 上面我们介绍了Acute PC based逻辑分析仪针对I 2 S的解码分析应用，接下来Acute PC based逻辑分析仪还有一整套针对I 2 S的硬件触发电路，对于工程师来说，完善的触发可以帮助工程师迅速的定位他们所需的问题。接下来我们就重点来看下Acute PC based逻辑分析仪在I 2 S触发方面的优势:   1.启用I 2 S触发      到「硬件参数设置」选择「I 2 S Trigger」，如下图所示。取样率范围从1Hz到200MHz，      实际使用的内存深度根据您的需求调整。             2.触发参数设置      按下「确定」后，点击工具栏上的「触发条件」或是从菜单的「硬件」点击「触发条      件」，点击「I 2 S总线协议触发」，会出现如下图所示。         a.通道設置      选择通道，I 2 S需三个通道组成一个信号组(SCK, WS, SD)。     b.数据宽度      设置触发数据的位数，1-32(bits)，通常为 8, 12, 16, 24, 32。     c.通道选择      可选择Both, Left, Right声道来触发。     d.数据格式      设定触发的数值时可选择使用Value，Voltage，dB三种方式来输入设定值。       ● 选择Value时： 直接输入I2S数值。       ● 选择Voltage时： 需要在满格电压值的字段里先输入以电压的最大值，触发的范围                                       由负满格电压值到正满格电压值之间。       ● 选择dB时： 直接输入欲触发的衰减dB值。       当数据格式选择Value时Pattern中的数值可输入十六进制或十进制。十六进制时后面需       加一个"h"，十进制则不用任何辨识符号。例如：65(十进制)及 41h(十六进制)。       触发方式选择Data Match时可以设定不同的条件来进行触发，如:=(等于)，       !=(不等于)，(小于)，(大于)，In Range(Pattern A及Pattern B之间)，Out Range(Pattern       A及Pattern B之外)。       Duration(# of frames)，与Pass count不同，此参数是指连续且不中断的符合触发条件时       就触发，可输入范围1 ~ 65536。     e.触发方式       ● Data Match： 音频数据值的比对，信号符合条件时即触发。       ● Rising Edge： 上升缘触发，比较相同声道中的连续两个信号，后面的信号比前面                                   的信号还大并且相差值超出设定值即触发。       ● Falling Edgd： 下降缘触发，比较相同声道中的连续两个信号，后面的信号比前面的                                    信号还小并且相差值超出设定值即触发。       ● Glitch： 毛刺触发，针对讯号突然上升/下降后马上下降/上升形成一个毛刺时使用，                        当信号突然上升/下降的幅度超过设定值即触发。             ● Mute： 设定值为P时，当讯号X在-P X +P的范围内则触发。             ● Clip： 若设定值为P时，当讯号X在–P X ∪ +P X的范围内则触发。       ● Timing Violation： 间检查，提供六种设定时间的条件，当六种设定条件中的任一                                         条件符合时就触发，能有效地帮助使用者作验证，找出错误的                                         地方。          补充说明，因为Timing Violation需要比较准确的验证，只允许在硬件设置为200MHz          Sample Rate的时候才能使用。          Master： 预设Master时的建议值。          Slave： 预设Slave时的建议值。          Custom： 可自定义时间检查的参数。          SCK Period Min.： 当Clock的周期小于设定值就触发。          SCK Period Max.： 当Clock的周期大于设定值就触发。          SCK High Duty Min.： 当Clock High小于设定值的时间就触发。          SCK Low Duty Min.： 当Clock Low小于设定值的时间就触发。          Setup Time： 由Clock边化缘往前找，直到Data转态为止的这段时间就是Setup Time，                                 当Setup Time小于设定值就触发。          Hold Time： 由Clock边化缘往后找，直到Data转态为止的这段时间就是Hold Time，                                当Hold Time小于设定值就触发。        总结 到此为止，这一期关于I2S总线的解码分析功能介绍完毕，总体来说Acute TL2236 PC Based逻辑分析仪针对I 2 S总线的分析，提供了高效而又全面的解决方案。当然最关键它是免费的，只要你购买了Acute PC Based逻辑分析仪，你就拥有了它。下一期我们将介绍PC based逻辑分析仪串行解码分析系列之二—I 2 C，敬请期待 !

用 Wolfson ADC WM8782 和 Wolfson DAC WM8523设计的音频外围接口板。 PCB gerberview     附件为原理图。

关键词： I2S、主时钟、MCK、PLL、BCK、LRCK、压控振荡器、VCO、音频、模拟、半导体、德州仪器、TI    作者：Dafydd Roche，德州仪器 (TI) 音频工程师   传统 I2S— 为何要包括系统时钟？ 过去，我们在讨论音频话题时，偶尔会提及 I2S。我在以前的一些文章中提到过 I2S，其他人在做音频研究时也都会提到它。简而言之，它是一种将立体声数据从一端传输至另一端的同步方法。   大多数人认为 I2S 有三种信号： 1.      数据：输入或者输出数据 2.      位时钟 (Bitclock，BCK)：确立数据流中两个相邻位之间边界的信号 3.      左/右时钟 (LRCK)/字时钟 (Wordclock)：一个在采样速率下运行、占空比为 50% 的慢时钟，它确立数据流中两条相邻通道（左和右）之间的边界。   I2S 的幕后英雄是主时钟 (MCK)，也称作系统时钟 (SCK)，它常常被数字信号处理器 (DSP) 程序员和其他处理器爱好者们忽略。主时钟 (MCK/SCK)，通常为一个64、128、256 和 512 倍采样速率 (FS) 的时钟。它可以由一个输入引脚直接提供，也可以通过一个锁相环路 (PLL) 在某些器件内部产生。   一般而言，DSP 不需要音频主时钟，因为它们能够以一种完全不同的速率对数据进行处理，然后在 BCK 和 LRCK 的驱动下，让数据以某种速率进入输出缓冲器（或者通过输入缓冲器接收数据）。     如果您能暂时将注意力从您的处理器上移开，您会发现音频主时钟重要得多。大多数 MCK/SCK 输入的音频转换器，都要求时钟同步，而有一些则允许异相位。这就意味着，它们需要由相同的高速时钟来提供，然后被除小。我接触过的一些客户会突发灵感地告诉我：“我的 ADC 需要一个 MCK，但它离我的 DAC 太远。因此，我要在每个转换器旁边放置一个晶体……”有这种想法可以理解，但请您“千万别这么做！”   您在购买晶体时，无法保证它刚好为 48.000 kHz。您的模数转换器 (ADC) 晶体的运行精确度可能会为 +5%，而数模转换器 (DAC) 的运行精确度可能为 –5%。这样的精确度，会给您的设计带来灾难性的后果！这是为什么呢，下面将为您娓娓道来。   用于 I2S   用于音频 ADC 的主时钟   如 图 1 所示，高速主时钟（例如：24.576 MHz 时钟）用于驱动 ADC 的过采样调制器。之后，来自过采样调制器的数据被消减分解成 LRCK 给定的采样速率。   当 ADC 运行在主模式（生成 BCK 和 LRCK，作为输出）下时，ADC 只是对 MCK/SCK 进行划分，产生 LRCK 和 BCK 信号。这就对啦！LRCK/BCK 和主时钟被同步—相位也可能同步（除非它是一个特殊分割器）。       图 1 通用 ADC 结构图   如果作为一个从器件，并且主时钟不同步，则它产生的数据会过多或者过少，以至于数字抽取器无法刚好适合于输出字。在这种条件下，许多 ADC 会拒绝流传输数据。   DAC 也是如此。 图 2 显示了一个高级 DAC 结构图。此处，需要通过 MCK/SCK 运行内插器，而 MCK/SCK 同时还驱动 △∑ 调制器。如果 MCK/SCK 不是采样速率的整倍数 (64/128/256/512)，则在 △∑ 调制器输出端可能会出现错误数据。         图 2 通用 DAC 结构图   我在哪里 / 如何生成 MCK/SCK 呢？ 在当今的工业应用中，CMOS 振荡器由许多晶体振荡器支持，并紧靠这些晶体振荡器。它们都拥有非常好的精确度和较低的抖动。偶尔会用到压控振荡器　(VCO)，但它们会受到其输出抖动的困扰。   许多现代的音频转换器现在都集成了一个 PLL，以通过慢 BCK 产生 MCK。这样做很有效。但是，您应该注意，使用 PLL 时始终都会有产生抖动的可能，从而降低了音频性能。   另外，我建议，如果在晶体源驱动 ADC 或是 DAC 两者之间选择，请您选择通过一个晶体产生源来运行 ADC。如果输入很糟糕，那么您做什么都于事无补！（就像您不可能把烂泥打磨光亮！）   因此，我的建议遵循的原则是： 1、如果转换器为一个 I2S 从器件，则您必须通过相同源（如果转换器带有，则可以依靠内部 PLL），提供所有三个 I2S 时钟（MCK、BCK 和 LRCK）。 2、如果转换器为一个 I2S 主器件，则请确定能够提供一个可靠的无抖动 MCK源。然后，让转换器自己分配。在可能的情况下，让 ADC 通过一个可靠的低抖动 MCK 源在主模式下运行。这样做可以确保最低抖动和最小高频失真。   建议参阅资料： 《 关于抖动 》，作者：Dan Lavry，Lavry 工程公司，版权所有? 1997。