标签: 晶振电性能

高精密电子仪器和通信系统的应用下，我们需要考虑不同封装的石英晶振的电性能参数变化对系统的影响。 1. 晶振的发展趋势 近年来，晶振朝着小型化发展,例如便携式设备： SMD 2.0x1.6mm尺寸: CMOS输出时钟振荡器(KS20); SMD 2.5x2.0mm尺寸： LVDS输出时钟振荡器 (KD256D); HCSL输出时钟振荡器 (KD256C); 低功耗晶振： 1.2V低电压MHz晶体振荡器； 100μA最大KHz晶体振荡器。 同时具备小尺寸和低功耗的晶振适合在移动设备和穿戴设备中使用。 2. 起振时间 起振时间主要由晶体的谐振电阻与负性阻抗共同决定。 晶体的谐振电阻越小，起振越快； 负性阻抗大小由振荡IC和负载电容CL决定，负载电容与负性阻抗大小成反比。 CL值大→负性阻抗较小→起振较慢 CL值小→负性阻抗较大→起振较快 3. 相位噪声/抖动 KOAN建议选用谐振电阻较小的晶片，才能给CL保留调整空间，改善近端和远端低相位噪声需求。 起振较慢→电路相对稳定→远端相噪好→不利于近端相噪 起振较快→近端相噪好→但是牵引量较大→线路不稳定→频率漂移较大→不利远端相噪 4. 其它：电压/电流/功耗... 随着小型化低功耗发展趋势，电源电压，电流，体积，功耗相应减小，驱动能力变弱。 如果电子设备需要驱动能力比较强的振荡器，尽量选择体积大，电压高，避免选择电压高低兼容晶振； 如果既要体积小又要驱动能力相对较强，可选用负载能力比较高的振荡IC，同时选择高Q晶体。需要注意的是：体积越小，电压也要随之降低，防止晶体激励功率过高。

本篇KOAN凯擎小妹将逐一讲解无源晶振测试报告中的电性能参数含义。下图为KOAN谐振器7050, 8MHz的实测数据报告： 1. C0&C1 C0静态电容：晶体两引脚之间的电容; C1动态电容：表征振动能力，两者与晶片电极面积和频率大小成正比。 2. RR&Q RR动态等效串联电阻(能耗)取决于晶体内部摩擦、电极、支架等机械性振动时的损失，以及周围环境条件等的影响损失。 RR与Q值（品质因数）成反比，Q值由生长水晶料品质决定，越高，固有频率越稳定 L1动态等效串联电感，表征振动质量，与频率大小成反比。 RL晶体加负载电容的谐振阻抗。根据阻抗大小，可以评估振荡电路设计振荡宽限，满足振荡电路的振幅条件和激励功率等级。 评估晶振品质要素： Q值越高越好；RR越小越好，批量一致性要好。 3. FR&FL 晶体的串联谐振频率FR: 晶体本身固有的特性： 负载频率(调制频差）FL：在某一负载下的谐振频率，高于FR。 调整频率：指常温25℃和标准负载电容条件下的振荡频率； 调整频差：一定负载电容的晶体频率公差（加工误差）。 评估晶振品质要素：单个误差越小越好，批量一致性越高越好。 4. TS TS值是负载电容每变化1pF时FL的变化量(单位ppm/pF)。 KOAN晶振建议您根据实际电路频率高低误差大小，判断外接匹配电容多大合适。 5. I&PWR 电流I: 晶体在谐振时，流过晶体的电流值，RR越大电流越小。 激励功率PWR：实际跨在晶体上的功率。可以根据其大小评估激励功率等级和匹配相应的限流电阻。 6. DLD2 不同激励功率下的最大与最小阻抗差值。激励功率变化引起的阻抗变化，由残留应力和制造污染造成，越小越好。 7. CL CL是电路中跨接晶体两端的总的有效电容（晶振外接的匹配电容是其一部分），主要影响负载谐振频率和等效负载谐振电阻，与晶体一起决定振荡器电路的工作频率，通过调整负载电容，就可以将振荡器的工作频率微调到标称值。晶体小型化发展导致C0变小，相应CL变低。 Cs为晶体两个管脚间的寄生电容； Cd表示晶体振荡电路输出管脚到地的总电容，包括PCB走线电容、芯片管脚寄生电容、外加匹配电容CL2； Cg表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容、芯片管脚寄生电容、外加匹配电容CL1。 8. 温度频差/温度稳定性 温度频差是在一定温度变化范围内的频率变化量。凯擎小妹建议您选择KOAN晶振时，可根据产品使用温度环境，和最大频率变化容忍度，提出质量等级要求。