标签: hardcopy
相关博文
-
异步复位我们知道是释放的时候存在亚稳态的危险，所以通常做法就是给异步复位信号加同步器。如下图所示： 上图中异步复位从引脚进来，被连在触发器的异步清零端，第二级触发器输出masterrst_n被同步地移除。后端显示的是同步化的异步复位信号的分布，一般推荐使用全局布线资源，或者regional clock网络资源。 前面有文章介绍在多时钟域异步复位信号需要在各个时钟域重新进行同步化，下面是一个示意图： 如上图所示，灰色触发器为异步复位信号的同步器，蓝色触发器则为用户逻辑，我们看到系统异步复位在顶层被同步化，同步化的复位信号进入每个时钟域后被其进入的时钟域的时钟再次同步化。 可以注意module-c跟module-a，b的区别，module-c在第二级同步寄存器使用了上下沿，这是因为有些设计的需要。 上面多时钟域异步复位信号的同步化是基于各个时钟域没有严格的相互关系，那么我们考虑这么一种情况，假如各个时钟域之间存在一定的时序关系呢，比如复位先后的关系，这时候我们可以采用下面的复位同步化结构： 很显然复位的时候a时钟域先复位，其次是b时钟域，最后c时钟域。需要确保的一点是在复位期间各时钟域之间没有数据交换。 我们可以再次引申一下，我在设计一个复杂的系统时候，上述最后一个复位结构也应该适合板级复位结构。假如存在这种先后关系，可以假设板子上有a、b、c三个芯片，可以将a设为master，a产生系统复位进入a后被a时钟同步化，a输出该同步化复位信号给b，同理不进行类似处理等等。
相关资源
-
Description,Architecture,andFeatures……
-
HARDCOPYBoundary-ScanSupport……
-
altera器件选型手册目录1、MAX7000系列器件………………………………………………………………………………………….12、MAX3000A系列器件………………………………………………………………………………………..23、MAXII系列器件………………………………………………………………………………..………..34、Cyclone系列器件………………………………………………………………………………………….45、CycloneII系列器件………………………………………………………………………………………66、Stratix系列器件………………………………………………………………………………………….87、StratixGX系列器件…………………………………………………………………………………….108、StratixII系列器件…………………………………………………………………………………….139、HardCopyII结构化ASIC……………………………………………………………………..…………1610、其它系列器件……………………………………………………………………………………………..1711、配置器件……………………………………………………………………………………………………1912、下载电缆…………………………………………………………………………………………………..1913、开发软件…………………………………………………………………………………………………..2014、IPCORE………………………………………………………………………………………
-
Altera于2008年第二季度推出Stratix®IV和HardCopy®IV器件系列标志着世界上首款40-nmFPGA和业界唯一40-nmASIC无风险移植途径的诞生。Altera通过三年周密的规划和开发，并与代工线合作伙伴台积电(TSMC)协作，最终获得成功，交付定制逻辑器件展示了无可争议的产品领先优势。Altera随后于2009年第一季度发布Arria®IIGX和StratixIVGTFPGA系列，实现了业界最全面的收发器系列产品。表1所示为Altera开发世界上首款40-nmFPGA的历史过程。白皮书在40-nm工艺节点实现世界上最先进的定制逻辑器件引言Altera于2008年第二季度推出StratixIV和HardCopyIV器件系列标志着世界上首款40-nmFPGA和业界唯一40-nmASIC无风险移植途径的诞生。Altera通过三年周密的规划和开发，并与代工线合作伙伴台积电(TSMC)协作，最终获得成功，交付定制逻辑器件展示了无可争议的产品领先优势。Altera随后于2009年第一季度发布ArriaIIGX和StratixIVGTFPGA系列，实现了业界最全面的收发器系列产品。表1所示为Altera开发世界上首款40-nmFPGA的历史过程。表1.Altera40-nm器件的开发过程日期里程碑2005年第一季度Altera启动40-nmFPGA和HardCopyASIC系列开发，在40-nm工艺上开始与TSMC合作。2005年第四季度Altera的第一组9种40-nm器件测试芯片投片2006年第二季度测试芯片结构评估2007年第四季度TSMC发布产品级45-nm工艺，加强与Altera的合作。……
-
【应用笔记】AN453:HardCopyIIASIC适配技巧(AN453:HardCopyIIASICFittingTechniques)工程师经常使用一个灵活的、可编程的StratixIIFPGA来作为一个工程原型，然后对于大量生产的时候可以将设计迁移到一个更快、更经济的HardCopyIIASIC。Engineersoftenuseaflexible,reprogrammableStratix®IIFPGAforprototypingaproject,andthentransferthedesigntoafaster,moreeconomicalHardCopy®IIASICformassproduction.ThisapplicationnotedescribessomepossibledesignconsiderationsandsolutionsforfittingaStratixIIFPGAdesignintoaHardCopyIIASIC.AN453:HardCopyIIASICFittingTechniquesNovember2008AN-453-2.0IntroductionEngineersoftenuseaflexible,reprogrammableStratixIIFPGAforprototypingaproject,andthentransferthedesigntoafaster,moreeconomicalHardCopyIIASICformassproduction.ThisapplicationnotedescribessomepossibledesignconsiderationsandsolutionsforfittingaStratixIIFPGAdesignint……
-
传统标准单元ASIC的设计成本每年都在增加。除了流片(NRE)和模板成本，开发成本也随着设计复杂度的提高而不断攀升。标准单元ASIC设计中的功耗、信号完整性、时钟树综合以及制造缺陷等问题会带来很大风险，延迟产品面市时间。FPGA能够降低重制风险，减小NRE成本，从而避免了产品延迟面市问题，比传统标准单元ASIC开发更具竞争力。AN311:标准单元ASIC至FPGA设计方法和指南AN-311-3.1ApplicationNote引言传统标准单元ASIC的设计成本每年都在增加。除了流片(NRE)和模板成本，开发成本也随着设计复杂度的提高而不断攀升。标准单元ASIC设计中的功耗、信号完整性、时钟树综合以及制造缺陷等问题会带来很大风险，延迟产品面市时间。FPGA能够降低重制风险，减小NRE成本，从而避免了产品延迟面市问题，比传统标准单元ASIC开发更具竞争力。可编程逻辑从用作胶合逻辑发展到今天的FPGA，单个器件已足够实现完整的系统设计。随着逻辑门数量显著增加，各种功能大幅度提高，FPGA足以实现以前只有ASIC器件才能完成的功能。图1显示了FPGA的应用推动了高密度器件、知识产权(IP)集成以及高速I/O互联技术的迅速发展。这些因素使得FPGA在数字系统中发挥了关键作用。随着数百万逻辑门FPGA体系结构的出现，在各种第三方EDA工具的支持下，您可以使用类似于传统标准单元ASIC器件的设计流程，在FPGA中开发可编程芯片系统(SOPC)。而且，随着AlteraStratix系列FPGA的面市，FPGA设计还可以无缝移植到HardCopyASIC。图1.从1985年到现在的FPGA器件应用……
-
【小册子】40nmStratixIV现场可编程门阵列和HardCopyIV专用集成电路(40-nmStratixIVFPGAsandHardCopyIVASICs)40nmStratixIV现场可编程门阵列和HardCopyIV专用集成电路宣传小册子。thinkANDnotORAltera@40nmWhatifyoucoulddesignwiththehighestperformanceANDthelowestpower?WiththebenetsofbothFPGAsANDASICs?WithdesignsoftwaredeliveringthehighestlogicutilizationANDthefastestcompiletimes?Youcan,withAltera’snew40-nmStratixIVFPGAsandHardCopyIVASICs.Ourdevicesdelivernewlevelsofintegration,freeingyoutoinnovatewithoutcompromise.Sogoahead―thinkAND,notOR.InnovationwithoutcompromiseWe’reproudtointroducethemarket’srst40-nmdevices―ourStratixIVFPGAfamilyandHardCopyIVASICfamily.Bothdevicefamilies,availablewithandwithouttransceivers,deliverperformance……
-
IntroductiontoHardCopyIIDevices……
-
Description,Architecture&Features……
-
DesignGuidelinesforHardCopyStratixPerformanceImprovement……
-
QuartusIISupportforHardCopyIIDevices……
-
QuartusIISupportforHardCopyStratixDevices……
-
IntroductiontoHardCopyStratixDevices……
-
Script-BasedDesignforHardCopyIIDevices……
-
DCandSwitchingSpecificationsandOperatingConditions……
-
TimingConstraintsforHardCopyIIDevices……
-
-
MigratingStratixIIDeviceResourcestoHardCopyIIDevices……
-
IntroductiontoHardCopyAPEXDevices……
-
Power-UpModes&ConfigurationEmulationinHardCopySeriesDevices……
