标签: 双ddr2控制器

ERROR:ConstraintSystem:58 - Constraint INST    "u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u_ff_rd_data_sel" TNM =    "TNM_RD_DATA_SEL_C0"; : INST    "u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u_ff_rd_data_sel" does not match    any design objects.     我只贴了一个错误,这种错误一般大批量出现,在调试带两个DDR2控制器的设计中,例化的IP核直接被顶层模块例化,之后综合通过后,在translate过程中出现如下错误. 这个错误主要是由于MIG生成的UCF文件中一些网络的约束名称仍然默认为DDR2控制器为顶层模块,当这个模块被例化成子模块时,这些网络名也应当对应的编程子网络,但是INST:"u_ddr2_top_0/....仍然是顶层的定义方式,因此应当将其改为INST:"*/u_ddr2_top_0/... 举个例子,上面的错误是由于如下定义造成的: INST "u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u_ff_rd_data_sel" TNM = "TNM_RD_DATA_SEL_C0"; 做如下修改后,implement通过 INST "*/u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u_ff_rd_data_sel" TNM = "TNM_RD_DATA_SEL_C0";   发现一个MIG的BUG,MIG生成的单DDR2控制器不存在这个问题,双DDR2控制器就出线了这个问题....