标签: 加解扰状态电路

作为JEDEC最新修订的AD/DA串行传输协议，JESD204B采用自同步扰码对数据链路层原始信号进行随机化转换，有效地避免了杂散频谱产生，减少了物理层误码概率。本文基于经典状态机结构对JESD204B协议中自同步加扰及解扰电路进行设计实现，文章阐述了协议中自同步扰码的原理细节，提出了一种加扰与解扰状态电路的设计方案，最终对该方案进行实现、仿真与综合。仿真与综合结果表明该方案充分兼容协议控制信号，功能完全符合协议要求，增强了加解扰电路的稳定性与容错性，同时提高了电路的处理效率，可应用于JESD204B高速串行接口电路设计中。